my.pnx

TMS3205402Verilog HDL源码

<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE ibis [
<!ELEMENT ibis (part, pin+)>
<!ELEMENT part EMPTY>
<!ELEMENT pin EMPTY>
<!ATTLIST part
  arch   CDATA #REQUIRED
  device CDATA #REQUIRED
  spg    CDATA #REQUIRED
  pkg    CDATA #REQUIRED>
<!ATTLIST pin
  nm     CDATA #REQUIRED
  no     CDATA #REQUIRED
  iostd  (TTL|LVTTL|LVCMOS2|NA) "NA"
  sr     (SLOW|FAST|slow|fast) "SLOW"
  dir    (BIDIR|bidir|INPUT|input|OUTPUT|output) "BIDIR">
]>
<ibis><part pkg="TQ144" spg="-10" arch="xc9500xl" device="XC95144XL"/><pin nm="A&lt;4&gt;" no="136" dir="input"/><pin nm="A&lt;3&gt;" no="31" dir="input"/><pin nm="A&lt;2&gt;" no="33" dir="input"/><pin nm="A&lt;1&gt;" no="34" dir="input"/><pin nm="A&lt;0&gt;" no="35" dir="input"/><pin nm="CPLD_RESET" no="143" dir="input"/><pin nm="RW" no="14" dir="input"/><pin nm="IOSTRB" no="12" dir="input"/><pin nm="A14" no="58" dir="input"/><pin nm="A15" no="59" dir="input"/><pin nm="IS" no="15" dir="input"/><pin nm="FLAGB" no="97" dir="input"/><pin nm="PA0" no="95" dir="input"/><pin nm="FLAGC" no="96" dir="input"/><pin nm="PA1" no="94" dir="input"/><pin nm="CARD0_FLG" no="9" dir="input"/><pin nm="CARD1_FLG" no="25" dir="input"/><pin nm="GCLK" no="38" dir="input"/><pin nm="DS" no="16" dir="input"/><pin nm="PA3" no="92" dir="input"/><pin nm="PA7" no="86" dir="input"/><pin nm="PS" no="17" dir="input"/><pin nm="MSTRB" no="13" dir="input"/><pin nm="EA&lt;19&gt;" no="76" sr="fast" dir="output"/><pin nm="EA&lt;15&gt;" no="22" sr="fast" dir="output"/><pin nm="EA&lt;16&gt;" no="21" sr="fast" dir="output"/><pin nm="EA&lt;17&gt;" no="19" sr="fast" dir="output"/><pin nm="EA&lt;18&gt;" no="20" sr="fast" dir="output"/><pin nm="CARD0_LED" no="10" sr="fast" dir="output"/><pin nm="CARD0_RST" no="6" sr="fast" dir="output"/><pin nm="CARD1_LED" no="24" sr="fast" dir="output"/><pin nm="CARD1_RST" no="27" sr="fast" dir="output"/><pin nm="LED0" no="32" sr="fast" dir="output"/><pin nm="CARD0_CLK" no="7" sr="fast" dir="output"/><pin nm="CARD1_CLK" no="26" sr="fast" dir="output"/><pin nm="IDE_A&lt;0&gt;" no="30" sr="fast" dir="output"/><pin nm="FIFOADR0" no="91" sr="fast" dir="output"/><pin nm="IDE_A&lt;1&gt;" no="140" sr="fast" dir="output"/><pin nm="FIFOADR1" no="88" sr="fast" dir="output"/><pin nm="IDE_A&lt;2&gt;" no="142" sr="fast" dir="output"/><pin nm="IDE_A&lt;3&gt;" no="133" sr="fast" dir="output"/><pin nm="DRAM_CE" no="68" sr="fast" dir="output"/><pin nm="FLASH_CE" no="61" sr="fast" dir="output"/><pin nm="IDE0_CS0" no="5" sr="fast" dir="output"/><pin nm="IDE0_CS1" no="4" sr="fast" dir="output"/><pin nm="IDE1_CS0" no="3" sr="fast" dir="output"/><pin nm="IDE1_CS1" no="2" sr="fast" dir="output"/><pin nm="IDE_RD" no="135" sr="fast" dir="output"/><pin nm="IDE_WR" no="134" sr="fast" dir="output"/><pin nm="INT3" no="138" sr="fast" dir="output"/><pin nm="LED1" no="139" sr="fast" dir="output"/><pin nm="PRAM_CE" no="70" sr="fast" dir="output"/><pin nm="PRAM_RD" no="71" sr="fast" dir="output"/><pin nm="FLASH_RD" no="60" sr="fast" dir="output"/><pin nm="DRAM_RD2" no="80" sr="fast" dir="output"/><pin nm="PRAM_WE" no="69" sr="fast" dir="output"/><pin nm="FLASH_WE" no="64" sr="fast" dir="output"/><pin nm="DRAM_WE3" no="85" sr="fast" dir="output"/><pin nm="SLOE" no="93" sr="fast" dir="output"/><pin nm="SLRD" no="75" sr="fast" dir="output"/><pin nm="SLWR" no="74" sr="fast" dir="output"/><pin nm="PKTEND" no="87" sr="fast" dir="output"/><pin nm="CARD0_DATA" no="11" sr="fast" dir="bidir"/><pin nm="CARD1_DATA" no="23" sr="fast" dir="bidir"/><pin nm="D&lt;0&gt;" no="57" sr="fast" dir="bidir"/><pin nm="D&lt;10&gt;" no="45" sr="fast" dir="bidir"/><pin nm="D&lt;11&gt;" no="44" sr="fast" dir="bidir"/><pin nm="D&lt;12&gt;" no="43" sr="fast" dir="bidir"/><pin nm="D&lt;13&gt;" no="41" sr="fast" dir="bidir"/><pin nm="D&lt;14&gt;" no="40" sr="fast" dir="bidir"/><pin nm="D&lt;15&gt;" no="39" sr="fast" dir="bidir"/><pin nm="D&lt;1&gt;" no="56" sr="fast" dir="bidir"/><pin nm="D&lt;2&gt;" no="54" sr="fast" dir="bidir"/><pin nm="D&lt;3&gt;" no="53" sr="fast" dir="bidir"/><pin nm="D&lt;4&gt;" no="52" sr="fast" dir="bidir"/><pin nm="D&lt;5&gt;" no="51" sr="fast" dir="bidir"/><pin nm="D&lt;6&gt;" no="50" sr="fast" dir="bidir"/><pin nm="D&lt;7&gt;" no="49" sr="fast" dir="bidir"/><pin nm="D&lt;8&gt;" no="48" sr="fast" dir="bidir"/><pin nm="D&lt;9&gt;" no="46" sr="fast" dir="bidir"/><pin nm="PB&lt;0&gt;" no="107" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;0&gt;" no="132" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;10&gt;" no="118" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;11&gt;" no="120" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;12&gt;" no="124" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;13&gt;" no="126" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;14&gt;" no="129" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;15&gt;" no="131" sr="fast" dir="bidir"/><pin nm="PB&lt;1&gt;" no="106" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;1&gt;" no="130" sr="fast" dir="bidir"/><pin nm="PB&lt;2&gt;" no="105" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;2&gt;" no="128" sr="fast" dir="bidir"/><pin nm="PB&lt;3&gt;" no="104" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;3&gt;" no="125" sr="fast" dir="bidir"/><pin nm="PB&lt;4&gt;" no="103" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;4&gt;" no="121" sr="fast" dir="bidir"/><pin nm="PB&lt;5&gt;" no="102" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;5&gt;" no="119" sr="fast" dir="bidir"/><pin nm="PB&lt;6&gt;" no="101" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;6&gt;" no="117" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;8&gt;" no="113" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;9&gt;" no="116" sr="fast" dir="bidir"/><pin nm="PB&lt;7&gt;" no="100" sr="fast" dir="bidir"/><pin nm="IDE_D&lt;7&gt;" no="115" sr="fast" dir="bidir"/></ibis>