📄 control.vhd
字号:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
--先做一个简单的加法器,让他们不断的循环相加
entity control is
port(
set :in std_logic;--作为同步来用,开始计数和输出波形
clk :in std_logic;--基准时钟40MHZ
square :out std_logic--输出为方波
--FWB :in std_logic_vector(15 downto 0)频率输出字00f6h到070ah范
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -