key0.map.summary

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,

Flow Status : Successful - Wed Nov 23 15:43:09 2005
Quartus II Version : 5.0 Build 148 04/26/2005 SJ Full Version
Revision Name : key0
Top-level Entity Name : key0
Family : MAX7000S
Device : EPM7128SLC84-15
Timing Models : Final
Met timing requirements : N/A
Total macrocells : 47
Total pins : 26