📄 fro_light.vhd
字号:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
ENTITY fro_light IS
PORT(
clk : IN STD_LOGIC;
glistenab : IN STD_LOGIC;
glisten : OUT STD_LOGIC
);
end fro_light;
ARCHITECTURE arch_fro_light OF fro_light IS
BEGIN
process( clk, glistenab)
BEGIN
if( glistenab = '1')THEN
glisten <= clk;
else
glisten <= '0';
end if;
end process;
end arch_fro_light;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -