📄 item_new2.tan.rpt
字号:
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; bin ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; clkin ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ain ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'bin' ;
+-------+------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 218.10 MHz ( period = 4.585 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[7] ; bin ; bin ; None ; None ; 3.876 ns ;
; N/A ; 218.10 MHz ( period = 4.585 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[3] ; bin ; bin ; None ; None ; 3.876 ns ;
; N/A ; 218.10 MHz ( period = 4.585 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[14] ; bin ; bin ; None ; None ; 3.876 ns ;
; N/A ; 218.10 MHz ( period = 4.585 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[6] ; bin ; bin ; None ; None ; 3.876 ns ;
; N/A ; 229.73 MHz ( period = 4.353 ns ) ; itemnew3_2:u2|num_a_s[0] ; itemnew3_2:u2|num_a_s[7] ; bin ; bin ; None ; None ; 3.644 ns ;
; N/A ; 229.73 MHz ( period = 4.353 ns ) ; itemnew3_2:u2|num_a_s[0] ; itemnew3_2:u2|num_a_s[6] ; bin ; bin ; None ; None ; 3.644 ns ;
; N/A ; 229.73 MHz ( period = 4.353 ns ) ; itemnew3_2:u2|num_a_s[0] ; itemnew3_2:u2|num_a_s[5] ; bin ; bin ; None ; None ; 3.644 ns ;
; N/A ; 235.35 MHz ( period = 4.249 ns ) ; itemnew3_2:u2|num_a_s[1] ; itemnew3_2:u2|num_a_s[7] ; bin ; bin ; None ; None ; 3.540 ns ;
; N/A ; 235.35 MHz ( period = 4.249 ns ) ; itemnew3_2:u2|num_a_s[1] ; itemnew3_2:u2|num_a_s[6] ; bin ; bin ; None ; None ; 3.540 ns ;
; N/A ; 235.35 MHz ( period = 4.249 ns ) ; itemnew3_2:u2|num_a_s[1] ; itemnew3_2:u2|num_a_s[5] ; bin ; bin ; None ; None ; 3.540 ns ;
; N/A ; 238.72 MHz ( period = 4.189 ns ) ; itemnew3_2:u2|num_a_s[3] ; itemnew3_2:u2|num_a_s[7] ; bin ; bin ; None ; None ; 3.480 ns ;
; N/A ; 238.72 MHz ( period = 4.189 ns ) ; itemnew3_2:u2|num_a_s[3] ; itemnew3_2:u2|num_a_s[6] ; bin ; bin ; None ; None ; 3.480 ns ;
; N/A ; 238.72 MHz ( period = 4.189 ns ) ; itemnew3_2:u2|num_a_s[3] ; itemnew3_2:u2|num_a_s[5] ; bin ; bin ; None ; None ; 3.480 ns ;
; N/A ; 242.37 MHz ( period = 4.126 ns ) ; itemnew3_2:u2|num_a_s[2] ; itemnew3_2:u2|num_a_s[7] ; bin ; bin ; None ; None ; 3.417 ns ;
; N/A ; 242.37 MHz ( period = 4.126 ns ) ; itemnew3_2:u2|num_a_s[2] ; itemnew3_2:u2|num_a_s[6] ; bin ; bin ; None ; None ; 3.417 ns ;
; N/A ; 242.37 MHz ( period = 4.126 ns ) ; itemnew3_2:u2|num_a_s[2] ; itemnew3_2:u2|num_a_s[5] ; bin ; bin ; None ; None ; 3.417 ns ;
; N/A ; 243.07 MHz ( period = 4.114 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[0] ; bin ; bin ; None ; None ; 3.405 ns ;
; N/A ; 243.07 MHz ( period = 4.114 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[11] ; bin ; bin ; None ; None ; 3.405 ns ;
; N/A ; 243.07 MHz ( period = 4.114 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[3] ; bin ; bin ; None ; None ; 3.405 ns ;
; N/A ; 243.07 MHz ( period = 4.114 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[19] ; bin ; bin ; None ; None ; 3.405 ns ;
; N/A ; 245.52 MHz ( period = 4.073 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[4] ; bin ; bin ; None ; None ; 3.364 ns ;
; N/A ; 245.52 MHz ( period = 4.073 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[12] ; bin ; bin ; None ; None ; 3.364 ns ;
; N/A ; 245.52 MHz ( period = 4.073 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[20] ; bin ; bin ; None ; None ; 3.364 ns ;
; N/A ; 246.91 MHz ( period = 4.050 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[17] ; bin ; bin ; None ; None ; 3.341 ns ;
; N/A ; 246.91 MHz ( period = 4.050 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[1] ; bin ; bin ; None ; None ; 3.341 ns ;
; N/A ; 246.91 MHz ( period = 4.050 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_clk[15] ; bin ; bin ; None ; None ; 3.341 ns ;
; N/A ; 247.16 MHz ( period = 4.046 ns ) ; itemnew3_2:u2|num_a_s[4] ; itemnew3_2:u2|num_a_s[7] ; bin ; bin ; None ; None ; 3.337 ns ;
; N/A ; 247.16 MHz ( period = 4.046 ns ) ; itemnew3_2:u2|num_a_s[4] ; itemnew3_2:u2|num_a_s[6] ; bin ; bin ; None ; None ; 3.337 ns ;
; N/A ; 247.16 MHz ( period = 4.046 ns ) ; itemnew3_2:u2|num_a_s[4] ; itemnew3_2:u2|num_a_s[5] ; bin ; bin ; None ; None ; 3.337 ns ;
; N/A ; 247.65 MHz ( period = 4.038 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|once ; bin ; bin ; None ; None ; 3.329 ns ;
; N/A ; 249.19 MHz ( period = 4.013 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[7] ; bin ; bin ; None ; None ; 3.304 ns ;
; N/A ; 249.19 MHz ( period = 4.013 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[6] ; bin ; bin ; None ; None ; 3.304 ns ;
; N/A ; 249.19 MHz ( period = 4.013 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[4] ; bin ; bin ; None ; None ; 3.304 ns ;
; N/A ; 249.19 MHz ( period = 4.013 ns ) ; itemnew3_2:u2|\p_b:lastone ; itemnew3_2:u2|num_a[2] ; bin ; bin ; None ; None ; 3.304 ns ;
; N/A ; 257.33 MHz ( period = 3.886 ns ) ; itemnew3_2:u2|num_a_s[0] ; itemnew3_2:u2|num_a_s[4] ; bin ; bin ; None ; None ; 3.177 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -