uart_tr.hier_info

Verilog编写的简单异步串口 完全原创

|Uart_TR
btn => fc.PRESET
btn => s[4].ACLR
btn => s[3].ACLR
btn => s[2].ACLR
btn => s[1].ACLR
btn => s[0].ACLR
btn => fs.PRESET
btn => txd~reg0.ENA
btn => always2~0.ENA
clock => num_clk[31].CLK
clock => num_clk[30].CLK
clock => num_clk[29].CLK
clock => num_clk[28].CLK
clock => num_clk[27].CLK
clock => num_clk[26].CLK
clock => num_clk[25].CLK
clock => num_clk[24].CLK
clock => num_clk[23].CLK
clock => num_clk[22].CLK
clock => num_clk[21].CLK
clock => num_clk[20].CLK
clock => num_clk[19].CLK
clock => num_clk[18].CLK
clock => num_clk[17].CLK
clock => num_clk[16].CLK
clock => num_clk[15].CLK
clock => num_clk[14].CLK
clock => num_clk[13].CLK
clock => num_clk[12].CLK
clock => num_clk[11].CLK
clock => num_clk[10].CLK
clock => num_clk[9].CLK
clock => num_clk[8].CLK
clock => num_clk[7].CLK
clock => num_clk[6].CLK
clock => num_clk[5].CLK
clock => num_clk[4].CLK
clock => num_clk[3].CLK
clock => num_clk[2].CLK
clock => num_clk[1].CLK
clock => num_clk[0].CLK
clock => clk2.CLK
clock => num_clk2[31].CLK
clock => num_clk2[30].CLK
clock => num_clk2[29].CLK
clock => num_clk2[28].CLK
clock => num_clk2[27].CLK
clock => num_clk2[26].CLK
clock => num_clk2[25].CLK
clock => num_clk2[24].CLK
clock => num_clk2[23].CLK
clock => num_clk2[22].CLK
clock => num_clk2[21].CLK
clock => num_clk2[20].CLK
clock => num_clk2[19].CLK
clock => num_clk2[18].CLK
clock => num_clk2[17].CLK
clock => num_clk2[16].CLK
clock => num_clk2[15].CLK
clock => num_clk2[14].CLK
clock => num_clk2[13].CLK
clock => num_clk2[12].CLK
clock => num_clk2[11].CLK
clock => num_clk2[10].CLK
clock => num_clk2[9].CLK
clock => num_clk2[8].CLK
clock => num_clk2[7].CLK
clock => num_clk2[6].CLK
clock => num_clk2[5].CLK
clock => num_clk2[4].CLK
clock => num_clk2[3].CLK
clock => num_clk2[2].CLK
clock => num_clk2[1].CLK
clock => num_clk2[0].CLK
clock => clk.CLK
r_buff[0] <= r_buff[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[1] <= r_buff[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[2] <= r_buff[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[3] <= r_buff[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[4] <= r_buff[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[5] <= r_buff[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[6] <= r_buff[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
r_buff[7] <= r_buff[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
txd <= always2~3.DB_MAX_OUTPUT_PORT_TYPE
rxd => always3~3.DATAB
rxd => always3~4.DATAB
rxd => always3~5.DATAB
rxd => always3~0.IN1