📄 uart_tr.tan.rpt
字号:
; Do Min/Max analysis using Rise/Fall delays ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Use Clock Latency for PLL offset ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; clock ; ; User Pin ; NONE ; NONE ; N/A ; N/A ; N/A ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock' ;
+-----------------------------------------+-----------------------------------------------------+----------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; num_clk2[1] ; num_clk2[31] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; num_clk[1] ; num_clk[31] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; num_clk2[1] ; num_clk2[30] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; num_clk2[2] ; num_clk2[31] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; r_buff[6]~reg0 ; txd~reg0 ; clock ; clock ; None ; None ; 16.600 ns ;
; N/A ; 44.44 MHz ( period = 22.500 ns ) ; num_clk[1] ; num_clk[30] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 44.44 MHz ( period = 22.500 ns ) ; num_clk[2] ; num_clk[31] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 44.84 MHz ( period = 22.300 ns ) ; num_clk2[1] ; num_clk2[29] ; clock ; clock ; None ; None ; 18.700 ns ;
; N/A ; 44.84 MHz ( period = 22.300 ns ) ; num_clk2[2] ; num_clk2[30] ; clock ; clock ; None ; None ; 18.700 ns ;
; N/A ; 45.05 MHz ( period = 22.200 ns ) ; num_clk2[3] ; num_clk2[31] ; clock ; clock ; None ; None ; 18.600 ns ;
; N/A ; 45.05 MHz ( period = 22.200 ns ) ; num_clk[1] ; num_clk[29] ; clock ; clock ; None ; None ; 18.600 ns ;
; N/A ; 45.05 MHz ( period = 22.200 ns ) ; num_clk[2] ; num_clk[30] ; clock ; clock ; None ; None ; 18.600 ns ;
; N/A ; 45.05 MHz ( period = 22.200 ns ) ; num_clk[3] ; num_clk[31] ; clock ; clock ; None ; None ; 18.600 ns ;
; N/A ; 45.25 MHz ( period = 22.100 ns ) ; num_clk2[4] ; num_clk2[31] ; clock ; clock ; None ; None ; 18.500 ns ;
; N/A ; 45.25 MHz ( period = 22.100 ns ) ; num_clk[4] ; num_clk[31] ; clock ; clock ; None ; None ; 18.500 ns ;
; N/A ; 45.25 MHz ( period = 22.100 ns ) ; num_clk[1] ; num_clk[27] ; clock ; clock ; None ; None ; 18.500 ns ;
; N/A ; 45.25 MHz ( period = 22.100 ns ) ; r_buff[4]~reg0 ; txd~reg0 ; clock ; clock ; None ; None ; 16.100 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; num_clk2[1] ; num_clk2[28] ; clock ; clock ; None ; None ; 18.400 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; num_clk2[2] ; num_clk2[29] ; clock ; clock ; None ; None ; 18.400 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk2[3] ; num_clk2[30] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk2[1] ; num_clk2[26] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk[1] ; num_clk[28] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk[2] ; num_clk[29] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk[3] ; num_clk[30] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.66 MHz ( period = 21.900 ns ) ; num_clk[5] ; num_clk[31] ; clock ; clock ; None ; None ; 18.300 ns ;
; N/A ; 45.87 MHz ( period = 21.800 ns ) ; num_clk2[4] ; num_clk2[30] ; clock ; clock ; None ; None ; 18.200 ns ;
; N/A ; 45.87 MHz ( period = 21.800 ns ) ; num_clk[4] ; num_clk[30] ; clock ; clock ; None ; None ; 18.200 ns ;
; N/A ; 45.87 MHz ( period = 21.800 ns ) ; num_clk[2] ; num_clk[27] ; clock ; clock ; None ; None ; 18.200 ns ;
; N/A ; 46.08 MHz ( period = 21.700 ns ) ; num_clk2[2] ; num_clk2[28] ; clock ; clock ; None ; None ; 18.100 ns ;
; N/A ; 46.08 MHz ( period = 21.700 ns ) ; num_clk2[1] ; num_clk2[27] ; clock ; clock ; None ; None ; 18.100 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk2[3] ; num_clk2[29] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk2[5] ; num_clk2[31] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk2[2] ; num_clk2[26] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk[2] ; num_clk[28] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk[3] ; num_clk[29] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.30 MHz ( period = 21.600 ns ) ; num_clk[5] ; num_clk[30] ; clock ; clock ; None ; None ; 18.000 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk2[4] ; num_clk2[29] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk2[0] ; num_clk2[31] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk[4] ; num_clk[29] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk[0] ; num_clk[31] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk[7] ; num_clk[31] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk[1] ; num_clk[25] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.51 MHz ( period = 21.500 ns ) ; num_clk[3] ; num_clk[27] ; clock ; clock ; None ; None ; 17.900 ns ;
; N/A ; 46.73 MHz ( period = 21.400 ns ) ; num_clk2[2] ; num_clk2[27] ; clock ; clock ; None ; None ; 17.800 ns ;
; N/A ; 46.73 MHz ( period = 21.400 ns ) ; num_clk[4] ; num_clk[27] ; clock ; clock ; None ; None ; 17.800 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk2[3] ; num_clk2[28] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk2[5] ; num_clk2[30] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk2[6] ; num_clk2[31] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk2[1] ; num_clk2[24] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk[3] ; num_clk[28] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk[5] ; num_clk[29] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 46.95 MHz ( period = 21.300 ns ) ; num_clk[6] ; num_clk[31] ; clock ; clock ; None ; None ; 17.700 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk2[4] ; num_clk2[28] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk2[0] ; num_clk2[30] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk2[3] ; num_clk2[26] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk[4] ; num_clk[28] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk[0] ; num_clk[30] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk[7] ; num_clk[30] ; clock ; clock ; None ; None ; 17.600 ns ;
; N/A ; 47.17 MHz ( period = 21.200 ns ) ; num_clk[1] ; num_clk[24] ; clock ; clock ; None ; None ; 17.600 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -