⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 uart_tr.fit.rpt

📁 Verilog编写的简单异步串口 完全原创
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; 40    ; VCC_INT    ;              ;
; 41    ; GND_INT    ;              ;
; 42    ; GND+       ;              ;
; 43    ; clock      ; TTL          ;
; 44    ; GND+       ;              ;
; 45    ; VCC_INT    ;              ;
; 46    ; GND_INT    ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; GND*       ;              ;
; 52    ; btn        ; TTL          ;
; 53    ; rxd        ; TTL          ;
; 54    ; txd        ; TTL          ;
; 55    ; ^nSTATUS   ;              ;
; 56    ; #TRST      ;              ;
; 57    ; #TMS       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; VCC_INT    ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND*       ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND_INT    ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; #TDO       ;              ;
; 75    ; ^nCEO      ;              ;
; 76    ; ^CONF_DONE ;              ;
; 77    ; #TCK       ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND+       ;              ;
+-------+------------+--------------+


+------------------------------------------------------------------+
; Control Signals                                                  ;
+---------------+---------+---------+---------------+--------------+
; Name          ; Pin #   ; Fan-Out ; Usage         ; Global Usage ;
+---------------+---------+---------+---------------+--------------+
; always2~0     ; LC1_A21 ; 1       ; Output enable ; Non-global   ;
; always3~0     ; LC1_A7  ; 11      ; Clock enable  ; Non-global   ;
; clock         ; 43      ; 66      ; Clock         ; Pin          ;
; clk           ; LC1_B14 ; 24      ; Clock         ; Internal     ;
; clk2          ; LC2_A17 ; 10      ; Clock         ; Non-global   ;
; btn           ; 52      ; 8       ; Async. clear  ; Non-global   ;
; txd~64        ; LC7_A21 ; 2       ; Clock enable  ; Non-global   ;
; r_buff[7]~8   ; LC3_A12 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[6]~9   ; LC5_A12 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[5]~10  ; LC7_A12 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[4]~11  ; LC8_A12 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[3]~12  ; LC2_A11 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[2]~13  ; LC4_A11 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[1]~14  ; LC6_A11 ; 1       ; Clock enable  ; Non-global   ;
; r_buff[0]~15  ; LC8_A11 ; 1       ; Clock enable  ; Non-global   ;
; r_temp[6]~196 ; LC6_A9  ; 1       ; Clock enable  ; Non-global   ;
; r_temp[5]~197 ; LC7_A9  ; 1       ; Clock enable  ; Non-global   ;
; r_temp[4]~198 ; LC8_A9  ; 1       ; Clock enable  ; Non-global   ;
; clk~1         ; LC7_B14 ; 1       ; Clock enable  ; Non-global   ;
; n[3]~85       ; LC3_A6  ; 5       ; Clock enable  ; Non-global   ;
; fc~9          ; LC1_A17 ; 1       ; Clock enable  ; Non-global   ;
; clk2~1        ; LC8_A17 ; 1       ; Clock enable  ; Non-global   ;
; fs~15         ; LC8_A21 ; 1       ; Clock enable  ; Non-global   ;
+---------------+---------+---------+---------------+--------------+


+------------------------------------+
; Global & Other Fast Signals        ;
+-------+---------+---------+--------+
; Name  ; Pin #   ; Fan-Out ; Global ;
+-------+---------+---------+--------+
; clock ; 43      ; 66      ; yes    ;
; clk   ; LC1_B14 ; 24      ; yes    ;
+-------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 2              ; 0                      ;
; 3 - 5              ; 3                      ;
; 6 - 8              ; 0                      ;
; 9 - 11             ; 0                      ;
; 12 - 14            ; 0                      ;
; 15 - 17            ; 0                      ;
; 18 - 20            ; 0                      ;
; 21 - 23            ; 0                      ;
; 24 - 26            ; 0                      ;
; 27 - 29            ; 0                      ;
; 30 - 32            ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 8     ;
+--------+-------+


+-----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                   ;
+-------------------------------------------------------------------------+---------+
; Name                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------+---------+
; always3~0                                                               ; 11      ;
; rs                                                                      ; 11      ;
; clk2                                                                    ; 10      ;
; i[2]                                                                    ; 10      ;
; r_temp[6]                                                               ; 10      ;
; i[0]                                                                    ; 10      ;
; i[1]                                                                    ; 10      ;
; _~107                                                                   ; 8       ;
; btn                                                                     ; 8       ;
; dc                                                                      ; 7       ;
; i[3]                                                                    ; 7       ;
; fs                                                                      ; 7       ;
; reduce_nor~1                                                            ; 7       ;
; reduce_nor~0                                                            ; 6       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[4]~1    ; 6       ;
; lpm_counter:n_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 5       ;
; t                                                                       ; 5       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[4]~0    ; 5       ;
; n[3]~85                                                                 ; 5       ;
; lpm_counter:n_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 4       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 4       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 4       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 4       ;
; _~106                                                                   ; 4       ;
; rs~305                                                                  ; 4       ;
; rxd                                                                     ; 4       ;
; lpm_counter:n_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~1    ; 4       ;
; r_temp[6]~195                                                           ; 3       ;
; always3~8                                                               ; 3       ;
; lpm_counter:n_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 3       ;
; lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[0]     ; 3       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 3       ;
; lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[0]     ; 3       ;
; lpm_counter:s_rtl_1|alt_counter_f10ke:wysi_counter|q[4]                 ; 3       ;
; i~354                                                                   ; 3       ;
; r_buff[3]~reg0                                                          ; 2       ;
; num_clk[27]                                                             ; 2       ;
; num_clk2[19]                                                            ; 2       ;
; lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[19]    ; 2       ;
; lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[22]    ; 2       ;
; lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[19]    ; 2       ;
; num_clk2[28]                                                            ; 2       ;
; num_clk2[18]                                                            ; 2       ;
; num_clk2[29]                                                            ; 2       ;
; rs~306                                                                  ; 2       ;
; lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[17]    ; 2       ;
; num_clk2[30]                                                            ; 2       ;
; lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0]     ; 2       ;
; lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[24]    ; 2       ;
; rs~307                                                                  ; 2       ;
+-------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                   ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; always2~0         ; LC1_A21 ; Output enable ; no              ; yes                       ; +ve      ;
; clk               ; LC1_B14 ; Clock         ; no              ; yes                       ; +ve      ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 19             ;
; 1                        ; 23             ;
; 2                        ; 5              ;
; 3                        ; 0              ;
; 4                        ; 1              ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -