anal.out
来自「verilog源码」· OUT 代码 · 共 3 行
OUT
3 行
Reading in the Synopsys verilog primitives.
E:/EDA/Xilinx/active/projects/version2.14/calculat/ADDER.V:
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?