hdllib.ref

来自「本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.」· REF 代码 · 共 5 行

EN compact_divider NULL D:/FPGA/仿真/Divider_定点除法器/compact_divider.vhdl sub00/vhpl02
EN devider NULL D:/FPGA/仿真/Divider_定点除法器/devider.vhdl sub00/vhpl00
AR devider behavioral D:/FPGA/仿真/Divider_定点除法器/devider.vhdl sub00/vhpl01
AR compact_divider behavioral D:/FPGA/仿真/Divider_定点除法器/compact_divider.vhdl sub00/vhpl03