de2_clock.tan.rpt

来自「适合DE2板」· RPT 代码 · 共 380 行 · 第 1/5 页

; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[3]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[4]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[5]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[7]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[6]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[8]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[1]  ; clk_50Mhz ;
; N/A   ; None         ; 6.068 ns   ; reset ; CLK_COUNT_400HZ[0]  ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[15] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[14] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[16] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[17] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[18] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[19] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[13] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[10] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[12] ; clk_50Mhz ;
; N/A   ; None         ; 5.606 ns   ; reset ; CLK_COUNT_400HZ[11] ; clk_50Mhz ;
; N/A   ; None         ; 4.694 ns   ; reset ; CLK_400HZ           ; clk_50Mhz ;
; N/A   ; None         ; 2.238 ns   ; reset ; CLK_10HZ            ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[4]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[5]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[1]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[2]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[0]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[3]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[7]   ; clk_50Mhz ;
; N/A   ; None         ; 1.716 ns   ; reset ; CLK_COUNT_10HZ[6]   ; clk_50Mhz ;
+-------+--------------+------------+-------+---------------------+-----------+


+----------------------------------------------------------------------------------+
; tco                                                                              ;
+-------+--------------+------------+-------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From              ; To          ; From Clock ;
+-------+--------------+------------+-------------------+-------------+------------+
; N/A   ; None         ; 14.717 ns  ; BCD_SECD0[0]      ; SEC_LED     ; clk_50Mhz  ;
; N/A   ; None         ; 9.398 ns   ; DATA_BUS_VALUE[0] ; DATA_BUS[0] ; clk_50Mhz  ;
; N/A   ; None         ; 9.396 ns   ; DATA_BUS_VALUE[7] ; DATA_BUS[7] ; clk_50Mhz  ;
; N/A   ; None         ; 9.229 ns   ; DATA_BUS_VALUE[2] ; DATA_BUS[2] ; clk_50Mhz  ;
; N/A   ; None         ; 9.130 ns   ; LCD_E~reg0        ; LCD_E       ; clk_50Mhz  ;
; N/A   ; None         ; 9.121 ns   ; DATA_BUS_VALUE[3] ; DATA_BUS[3] ; clk_50Mhz  ;
; N/A   ; None         ; 9.121 ns   ; DATA_BUS_VALUE[1] ; DATA_BUS[1] ; clk_50Mhz  ;
; N/A   ; None         ; 8.938 ns   ; LCD_RS~reg0       ; LCD_RS      ; clk_50Mhz  ;
; N/A   ; None         ; 8.937 ns   ; DATA_BUS_VALUE[5] ; DATA_BUS[5] ; clk_50Mhz  ;
; N/A   ; None         ; 8.937 ns   ; DATA_BUS_VALUE[4] ; DATA_BUS[4] ; clk_50Mhz  ;
+-------+--------------+------------+-------------------+-------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+-------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To        ;
+-------+-------------------+-----------------+-------+-----------+
; N/A   ; None              ; 9.715 ns        ; reset ; RESET_LED ;
+-------+-------------------+-----------------+-------+-----------+


+-----------------------------------------------------------------------------------+
; th                                                                                ;
+---------------+-------------+-----------+-------+---------------------+-----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                  ; To Clock  ;
+---------------+-------------+-----------+-------+---------------------+-----------+
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[4]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[5]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[1]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[2]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[0]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[3]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[7]   ; clk_50Mhz ;
; N/A           ; None        ; -1.582 ns ; reset ; CLK_COUNT_10HZ[6]   ; clk_50Mhz ;
; N/A           ; None        ; -2.104 ns ; reset ; CLK_10HZ            ; clk_50Mhz ;
; N/A           ; None        ; -4.560 ns ; reset ; CLK_400HZ           ; clk_50Mhz ;
; N/A           ; None        ; -5.472 ns ; reset ; CLK_COUNT_400HZ[15] ; clk_50Mhz ;
; N/A           ; None        ; -5.472 ns ; reset ; CLK_COUNT_400HZ[14] ; clk_50Mhz ;
; N/A           ; None        ; -5.472 ns ; reset ; CLK_