📄 a6850.fit.rpt
字号:
; rw_n ; Input ; ON ; ON ; -- ; -- ;
; cs[2] ; Input ; ON ; ON ; -- ; -- ;
; cs[1] ; Input ; ON ; ON ; -- ; -- ;
; e ; Input ; ON ; ON ; -- ; -- ;
; cs[0] ; Input ; ON ; ON ; -- ; -- ;
; di[6] ; Input ; ON ; ON ; -- ; -- ;
; di[5] ; Input ; ON ; ON ; -- ; -- ;
; di[1] ; Input ; ON ; ON ; -- ; -- ;
; di[0] ; Input ; ON ; ON ; -- ; -- ;
; di[3] ; Input ; ON ; ON ; -- ; -- ;
; di[4] ; Input ; ON ; ON ; -- ; -- ;
; di[2] ; Input ; ON ; ON ; -- ; -- ;
; di[7] ; Input ; ON ; ON ; -- ; -- ;
; do[0] ; Output ; -- ; -- ; -- ; -- ;
; do[1] ; Output ; -- ; -- ; -- ; -- ;
; do[2] ; Output ; -- ; -- ; -- ; -- ;
; do[3] ; Output ; -- ; -- ; -- ; -- ;
; do[4] ; Output ; -- ; -- ; -- ; -- ;
; do[5] ; Output ; -- ; -- ; -- ; -- ;
; do[6] ; Output ; -- ; -- ; -- ; -- ;
; do[7] ; Output ; -- ; -- ; -- ; -- ;
; irq_n ; Output ; -- ; -- ; -- ; -- ;
; txdata ; Output ; -- ; -- ; -- ; -- ;
; rts ; Output ; -- ; -- ; -- ; -- ;
+--------+----------+---------------+---------------+-----------------------+-----+
+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; rs ; ; ;
; - bus_cntl:u7|do[0]~102 ; 0 ; ON ;
; - bus_cntl:u7|do[1]~103 ; 0 ; ON ;
; - bus_cntl:u7|do[2]~104 ; 0 ; ON ;
; - bus_cntl:u7|do[3]~105 ; 0 ; ON ;
; - bus_cntl:u7|do[4]~106 ; 0 ; ON ;
; - bus_cntl:u7|do[5]~107 ; 0 ; ON ;
; - bus_cntl:u7|do[6]~108 ; 0 ; ON ;
; - bus_cntl:u7|do[7]~109 ; 0 ; ON ;
; - bus_cntl:u7|rx_reg1_re ; 0 ; ON ;
; - bus_cntl:u7|tx_reg1_we ; 0 ; ON ;
; - bus_cntl:u7|cntl_reg1_we ; 0 ; ON ;
; - bus_cntl:u7|sts_reg1_re ; 0 ; ON ;
; rxclk ; ; ;
; reset ; ; ;
; cts ; ; ;
; - bus_cntl:u7|tx_reg2_we ; 1 ; ON ;
; - stsrg:u4|tx_stsrg:u1|int_dout[1] ; 1 ; ON ;
; txclk ; ; ;
; dcd ; ; ;
; - stsrg:u4|rx_stsrg:u2|int_dout[4] ; 0 ; ON ;
; rxdata ; ; ;
; - rxcntl:u1|framerr:u4|int_dout ; 0 ; ON ;
; - rtl~372 ; 0 ; ON ;
; - rxshftrg:u5|data[8] ; 0 ; ON ;
; - rxcntl:u1|rxcntlsm:u1|state.wait_start ; 0 ; ON ;
; - rxcntl:u1|rxcntlsm:u1|next_state.db1_data~107 ; 0 ; ON ;
; - rxcntl:u1|rxcntlsm:u1|state.synch ; 0 ; ON ;
; - rxcntl:u1|rxcntlsm:u1|next_state.wait_data~98 ; 0 ; ON ;
; rw_n ; ; ;
; - bus_cntl:u7|rx_reg1_re ; 1 ; ON ;
; - bus_cntl:u7|tx_reg1_we ; 1 ; ON ;
; - bus_cntl:u7|cntl_reg1_we ; 1 ; ON ;
; - bus_cntl:u7|sts_reg1_re ; 1 ; ON ;
; cs[2] ; ; ;
; - bus_cntl:u7|rx_com_re~29 ; 0 ; ON ;
; cs[1] ; ; ;
; - bus_cntl:u7|rx_com_re~29 ; 0 ; ON ;
; e ; ; ;
; - bus_cntl:u7|dataq[6] ; 0 ; ON ;
; - bus_cntl:u7|dataq[5] ; 0 ; ON ;
; - bus_cntl:u7|dataq[4] ; 0 ; ON ;
; - bus_cntl:u7|dataq[3] ; 0 ; ON ;
; - bus_cntl:u7|dataq[2] ; 0 ; ON ;
; - bus_cntl:u7|dataq[1] ; 0 ; ON ;
; - bus_cntl:u7|dataq[0] ; 0 ; ON ;
; - bus_cntl:u7|rx_com_re~29 ; 0 ; ON ;
; - bus_cntl:u7|dataq[7] ; 0 ; ON ;
; cs[0] ; ; ;
; - bus_cntl:u7|rx_com_re~29 ; 0 ; ON ;
; di[6] ; ; ;
; - bus_cntl:u7|dataq[6] ; 1 ; ON ;
; di[5] ; ; ;
; - bus_cntl:u7|dataq[5] ; 1 ; ON ;
; di[1] ; ; ;
; - bus_cntl:u7|dataq[1] ; 0 ; ON ;
; di[0] ; ; ;
; - bus_cntl:u7|dataq[0] ; 0 ; ON ;
; di[3] ; ; ;
; - bus_cntl:u7|dataq[3] ; 0 ; ON ;
; di[4] ; ; ;
; - bus_cntl:u7|dataq[4] ; 0 ; ON ;
; di[2] ; ; ;
; - bus_cntl:u7|dataq[2] ; 0 ; ON ;
; di[7] ; ; ;
; - bus_cntl:u7|dataq[7] ; 0 ; ON ;
+------------------------------------------------------+-------------------+---------+
+-------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+-----------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; bus_cntl:u7|cntl_we ; LC_X17_Y8_N7 ; 8 ; Clock enable ; no ; -- ; -- ;
; e ; PIN_77 ; 9 ; Clock enable ; no ; -- ; -- ;
; reset ; PIN_34 ; 111 ; Async. clear ; yes ; Global clock ; GCLK1 ;
; rxclk ; PIN_66 ; 55 ; Clock ; yes ; Global clock ; GCLK6 ;
; rxcntl:u1|rxcntlsm:u1|clr_cnt~176 ; LC_X18_Y6_N8 ; 6 ; Sync. clear ; no ; -- ; -- ;
; rxcntl:u1|rxcntlsm:u1|dat_clr~146 ; LC_X18_Y10_N5 ; 4 ; Sync. clear ; no ; -- ; -- ;
; rxshftrg:u5|data[3]~66 ; LC_X19_Y10_N1 ; 9 ; Clock enable ; no ; -- ; -- ;
; srpargen:u9|tshftrg:u3|data_int[1]~55 ; LC_X16_Y7_N8 ; 8 ; Clock enable ; no ; -- ; -- ;
; stsrg:u4|rx_stsrg:u2|local_ovr~146 ; LC_X19_Y8_N6 ; 11 ; Clock enable ; no ; -- ; -- ;
; tcntl:u8|transm:u1|loadsr~90 ; LC_X17_Y7_N6 ; 3 ; Clock enable ; no ; -- ; -- ;
; tcntl:u8|transm:u1|next_state.start~254 ; LC_X17_Y9_N7 ; 2 ; Clock enable ; no ; -- ; -- ;
; tcntl:u8|txclkcnt:u3|mux_dout[6]~216 ; LC_X16_Y8_N0 ; 7 ; Sync. clear ; no ; -- ; -- ;
; txclk ; PIN_10 ; 56 ; Clock ; yes ; Global clock ; GCLK2 ;
; xmit_reg:u10|int_dout[2]~51 ; LC_X16_Y7_N9 ; 8 ; Clock enable ; no ; -- ; -- ;
+-----------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
+----------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; reset ; PIN_34 ; 111 ; Global clock ; GCLK1 ;
; rxclk ; PIN_66 ; 55 ; Global clock ; GCLK6 ;
; txclk ; PIN_10 ; 56 ; Global clock ; GCLK2 ;
+-------+----------+---------+----------------------+------------------+
+-----------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------------------------------+---------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -