a6850.tan.rpt

本文件是altera公司fpga的ip核

+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1C3T100C8        ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; rxclk           ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
; txclk           ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'rxclk'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[4]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[5]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[0]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[1]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[2]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.overrun       ; rxcntl:u1|rxcount:u3|int_dout[3]         ; rxclk      ; rxclk    ; None                        ; None                      ; 6.053 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[4]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[5]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[0]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[1]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[2]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 163.75 MHz ( period = 6.107 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[1]          ; rxcntl:u1|rxcount:u3|int_dout[3]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.846 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[4]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[5]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[0]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[1]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[2]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.15 MHz ( period = 6.055 ns )                    ; rxcntl:u1|rxcount:u3|int_dout[0]          ; rxcntl:u1|rxcount:u3|int_dout[3]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 165.95 MHz ( period = 6.026 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.db1_stop1     ; rxcntl:u1|rxcount:u3|int_dout[4]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.765 ns                ;
; N/A                                     ; 165.95 MHz ( period = 6.026 ns )                    ; rxcntl:u1|rxcntlsm:u1|state.db1_stop1     ; rxcntl:u1|rxcount:u3|int_dout[5]         ; rxclk      ; rxclk    ; None                        ; None                      ; 5.765 ns                ;