📄 a6850.map.rpt
字号:
; Total combinational functions ; 180 ;
; -- Total 4-input functions ; 89 ;
; -- Total 3-input functions ; 59 ;
; -- Total 2-input functions ; 18 ;
; -- Total 1-input functions ; 14 ;
; -- Total 0-input functions ; 0 ;
; Combinational cells for routing ; 0 ;
; Total registers ; 111 ;
; Total logic cells in carry chains ; 17 ;
; I/O pins ; 31 ;
; Maximum fan-out node ; reset ;
; Maximum fan-out ; 111 ;
; Total fan-out ; 929 ;
; Average fan-out ; 3.87 ;
+-----------------------------------+---------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------+
; |a6850 ; 209 (2) ; 111 ; 0 ; 31 ; 0 ; 98 (2) ; 29 (0) ; 82 (0) ; 17 (0) ; |a6850 ;
; |bus_cntl:u7| ; 26 (26) ; 16 ; 0 ; 0 ; 0 ; 10 (10) ; 12 (12) ; 4 (4) ; 0 (0) ; |a6850|bus_cntl:u7 ;
; |cntl_reg:u6| ; 12 (12) ; 8 ; 0 ; 0 ; 0 ; 4 (4) ; 8 (8) ; 0 (0) ; 0 (0) ; |a6850|cntl_reg:u6 ;
; |par_tree:u2| ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 0 (0) ; |a6850|par_tree:u2 ;
; |rcv_reg:u3| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 0 (0) ; |a6850|rcv_reg:u3 ;
; |rxcntl:u1| ; 59 (0) ; 26 ; 0 ; 0 ; 0 ; 33 (0) ; 4 (0) ; 22 (0) ; 10 (0) ; |a6850|rxcntl:u1 ;
; |datcount:u2| ; 6 (6) ; 4 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 4 (4) ; 4 (4) ; |a6850|rxcntl:u1|datcount:u2 ;
; |framerr:u4| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; |a6850|rxcntl:u1|framerr:u4 ;
; |rxcntlsm:u1| ; 41 (41) ; 15 ; 0 ; 0 ; 0 ; 26 (26) ; 4 (4) ; 11 (11) ; 0 (0) ; |a6850|rxcntl:u1|rxcntlsm:u1 ;
; |rxcount:u3| ; 11 (11) ; 6 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 6 (6) ; 6 (6) ; |a6850|rxcntl:u1|rxcount:u3 ;
; |rxshftrg:u5| ; 18 (18) ; 9 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 9 (9) ; 0 (0) ; |a6850|rxshftrg:u5 ;
; |srpargen:u9| ; 16 (0) ; 9 ; 0 ; 0 ; 0 ; 7 (0) ; 0 (0) ; 9 (0) ; 0 (0) ; |a6850|srpargen:u9 ;
; |brkmux:u5| ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 0 (0) ; |a6850|srpargen:u9|brkmux:u5 ;
; |datamux:u1| ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |a6850|srpargen:u9|datamux:u1 ;
; |pargen:u2| ; 3 (3) ; 1 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 1 (1) ; 0 (0) ; |a6850|srpargen:u9|pargen:u2 ;
; |tshftrg:u3| ; 9 (9) ; 8 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 8 (8) ; 0 (0) ; |a6850|srpargen:u9|tshftrg:u3 ;
; |stsrg:u4| ; 23 (1) ; 11 ; 0 ; 0 ; 0 ; 12 (1) ; 5 (0) ; 6 (0) ; 0 (0) ; |a6850|stsrg:u4 ;
; |rx_stsrg:u2| ; 16 (16) ; 8 ; 0 ; 0 ; 0 ; 8 (8) ; 3 (3) ; 5 (5) ; 0 (0) ; |a6850|stsrg:u4|rx_stsrg:u2 ;
; |tx_stsrg:u1| ; 6 (6) ; 3 ; 0 ; 0 ; 0 ; 3 (3) ; 2 (2) ; 1 (1) ; 0 (0) ; |a6850|stsrg:u4|tx_stsrg:u1 ;
; |tcntl:u8| ; 33 (0) ; 16 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 16 (0) ; 7 (0) ; |a6850|tcntl:u8 ;
; |datacnt:u2| ; 5 (5) ; 3 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 3 (3) ; 0 (0) ; |a6850|tcntl:u8|datacnt:u2 ;
; |transm:u1| ; 15 (15) ; 6 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 6 (6) ; 0 (0) ; |a6850|tcntl:u8|transm:u1 ;
; |txclkcnt:u3| ; 13 (13) ; 7 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 7 (7) ; 7 (7) ; |a6850|tcntl:u8|txclkcnt:u3 ;
; |xmit_reg:u10| ; 9 (9) ; 8 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 8 (8) ; 0 (0) ; |a6850|xmit_reg:u10 ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------------------------------------------------------+
; State Machine - |a6850|tcntl:u8|transm:u1|state ;
+--------------+-------------+-------------+--------------+------------+-------------+-----------+
; Name ; state.stop2 ; state.stop1 ; state.parity ; state.data ; state.start ; state.ini ;
+--------------+-------------+-------------+--------------+------------+-------------+-----------+
; state.ini ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; state.start ; 0 ; 0 ; 0 ; 0 ; 1 ; 1 ;
; state.data ; 0 ; 0 ; 0 ; 1 ; 0 ; 1 ;
; state.parity ; 0 ; 0 ; 1 ; 0 ; 0 ; 1 ;
; state.stop1 ; 0 ; 1 ; 0 ; 0 ; 0 ; 1 ;
; state.stop2 ; 1 ; 0 ; 0 ; 0 ; 0 ; 1 ;
+--------------+-------------+-------------+--------------+------------+-------------+-----------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |a6850|rxcntl:u1|rxcntlsm:u1|state ;
+---------------------+---------------+-----------------+-----------------+------------------+----------------+--------------------+------------------+--------------------+------------------+---------------------+-------------------+-------------------+-----------------+-------------+------------------+
; Name ; state.overrun ; state.db1_stop2 ; state.db1_stop1 ; state.db1_parity ; state.db1_data ; state.sample_stop2 ; state.wait_stop2 ; state.sample_stop1 ; state.wait_stop1 ; state.sample_parity ; state.wait_parity ; state.sample_data ; state.wait_data ; state.synch ; state.wait_start ;
+---------------------+---------------+-----------------+-----------------+------------------+----------------+--------------------+------------------+--------------------+------------------+---------------------+-------------------+-------------------+-----------------+-------------+------------------+
; state.wait_start ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; state.synch ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 1 ;
; state.wait_data ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 1 ;
; state.sample_data ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 1 ;
; state.wait_parity ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 1 ;
; state.sample_parity ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.wait_stop1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.sample_stop1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.wait_stop2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.sample_stop2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.db1_data ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.db1_parity ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.db1_stop1 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.db1_stop2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
; state.overrun ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ;
+---------------------+---------------+-----------------+-----------------+------------------+----------------+--------------------+------------------+--------------------+------------------+---------------------+-------------------+-------------------+-----------------+-------------+------------------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 111 ;
; Number of registers using Synchronous Clear ; 17 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 111 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 53 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+--------------------------------------------------+
; Inverted Register Statistics ;
+----------------------------------------+---------+
; Inverted Register ; Fan out ;
+----------------------------------------+---------+
; stsrg:u4|tx_stsrg:u1|int_dout[2] ; 7 ;
; Total number of inverted registers = 1 ; ;
+----------------------------------------+---------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+
; 3:1 ; 9 bits ; 18 LEs ; 9 LEs ; 9 LEs ; Yes ; |a6850|rxshftrg:u5|data[3] ;
; 3:1 ; 7 bits ; 14 LEs ; 7 LEs ; 7 LEs ; Yes ; |a6850|rcv_reg:u3|int_dout[6] ;
; 3:1 ; 8 bits ; 16 LEs ; 8 LEs ; 8 LEs ; Yes ; |a6850|xmit_reg:u10|int_dout[2] ;
; 4:1 ; 7 bits ; 14 LEs ; 14 LEs ; 0 LEs ; Yes ; |a6850|srpargen:u9|tshftrg:u3|data_int[1] ;
; 4:1 ; 7 bits ; 14 LEs ; 14 LEs ; 0 LEs ; No ; |a6850|rxshftrg:u5|par_out[0] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+
+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in E:/genggh/001_VOB/WXY00/doc/6850_OSED/A6850.map.eqn.
+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Fri Dec 23 19:41:54 2005
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off A6850 -c A6850
Info: Found 2 design units, including 1 entities, in source file BRKMUX.VHD
Info: Found design unit 1: brkmux-rtl
Info: Found entity 1: brkmux
Info: Found 2 design units, including 1 entities, in source file BUS_CNTL.VHD
Info: Found design unit 1: bus_cntl-rtl
Info: Found entity 1: bus_cntl
Info: Found 2 design units, including 1 entities, in source file CNTL_REG.VHD
Info: Found design unit 1: cntl_reg-rtl
Info: Found entity 1: cntl_reg
Info: Found 2 design units, including 1 entities, in source file DATACNT.VHD
Info: Found design unit 1: datacnt-rtl
Info: Found entity 1: datacnt
Info: Found 2 design units, including 1 entities, in source file DATAMUX.VHD
Info: Found design unit 1: datamux-rtl
Info: Found entity 1: datamux
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -