udualfiforx_tmpl.v

USBRTL电路的VHDL和Verilog代码

/* parameterized module instance */

   /* Inputs */
           /* .waddr ports : waddr[4:0] */
           /* .datain ports : datain[7:0] */
           /* .clk port : clk */
           /* .wren port : wren */
           /* .raddr ports : raddr[4:0] */

   /* Outputs */
           /* .dataout ports : dataout[7:0] */

Udualfiforx __ (.waddr(__), .datain(__), .clk(__), .wren(__), .raddr(__), 
    .dataout(__));