3

来自「秒脉冲」· 代码 · 共 10 行

TXT
10 行
字号 
Analysis & Synthesis Status : Successful - Sun Sep 11 14:48:09 2011
Quartus II Version : 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition
Revision Name : ledwater
Top-level Entity Name : ledwater
Family : MAX II
Total logic elements : 60
Total pins : 2
Total virtual pins : 0
UFM blocks : 0 / 1 ( 0 % )

3 - 源码说明

本页面展示了「秒脉冲」中的 3 源码文件，采用 编程语言编写，共 10 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?