fraq.hier_info

基于VHDL语言的频率计具有高速计频

|fraq
fsin => cnt10:u2.clk
clk => oscdiv:u0.cp
clkled => dispscan:u11.clkdsp
resetled => dispscan:u11.reset
selled[0] <= dispscan:u11.sel[0]
selled[1] <= dispscan:u11.sel[1]
selled[2] <= dispscan:u11.sel[2]
led_a <= led:u12.a
led_b <= led:u12.b
led_c <= led:u12.c
led_d <= led:u12.d
led_e <= led:u12.e
led_f <= led:u12.f
led_g <= led:u12.g


|fraq|oscdiv:u0
cp => qn[20].CLK
cp => qn[19].CLK
cp => qn[18].CLK
cp => qn[17].CLK
cp => qn[16].CLK
cp => qn[15].CLK
cp => qn[14].CLK
cp => qn[13].CLK
cp => qn[12].CLK
cp => qn[11].CLK
cp => qn[10].CLK
cp => qn[9].CLK
cp => qn[8].CLK
cp => qn[7].CLK
cp => qn[6].CLK
cp => qn[5].CLK
cp => qn[4].CLK
cp => qn[3].CLK
cp => qn[2].CLK
cp => qn[1].CLK
cp => qn[0].CLK
cp => qn[21].CLK
result <= qn[21].DB_MAX_OUTPUT_PORT_TYPE


|fraq|testctl:u1
clk => process1~0.IN0
clk => div2clk.CLK
tsten <= div2clk.DB_MAX_OUTPUT_PORT_TYPE
clr_cnt <= clr_cnt~0.DB_MAX_OUTPUT_PORT_TYPE
load <= div2clk~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u2
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u3
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u4
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u5
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u6
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u7
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u8
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|cnt10:u9
clk => cqi[2].CLK
clk => cqi[1].CLK
clk => cqi[0].CLK
clk => cqi[3].CLK
clr => cqi[2].ACLR
clr => cqi[1].ACLR
clr => cqi[0].ACLR
clr => cqi[3].ACLR
ena => cqi~4.OUTPUTSELECT
ena => cqi~5.OUTPUTSELECT
ena => cqi~6.OUTPUTSELECT
ena => cqi~7.OUTPUTSELECT
cq[0] <= cqi[0].DB_MAX_OUTPUT_PORT_TYPE
cq[1] <= cqi[1].DB_MAX_OUTPUT_PORT_TYPE
cq[2] <= cqi[2].DB_MAX_OUTPUT_PORT_TYPE
cq[3] <= cqi[3].DB_MAX_OUTPUT_PORT_TYPE
carry_out <= carry_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|reg32b:u10
load => dout[30]~reg0.CLK
load => dout[29]~reg0.CLK
load => dout[28]~reg0.CLK
load => dout[27]~reg0.CLK
load => dout[26]~reg0.CLK
load => dout[25]~reg0.CLK
load => dout[24]~reg0.CLK
load => dout[23]~reg0.CLK
load => dout[22]~reg0.CLK
load => dout[21]~reg0.CLK
load => dout[20]~reg0.CLK
load => dout[19]~reg0.CLK
load => dout[18]~reg0.CLK
load => dout[17]~reg0.CLK
load => dout[16]~reg0.CLK
load => dout[15]~reg0.CLK
load => dout[14]~reg0.CLK
load => dout[13]~reg0.CLK
load => dout[12]~reg0.CLK
load => dout[11]~reg0.CLK
load => dout[10]~reg0.CLK
load => dout[9]~reg0.CLK
load => dout[8]~reg0.CLK
load => dout[7]~reg0.CLK
load => dout[6]~reg0.CLK
load => dout[5]~reg0.CLK
load => dout[4]~reg0.CLK
load => dout[3]~reg0.CLK
load => dout[2]~reg0.CLK
load => dout[1]~reg0.CLK
load => dout[0]~reg0.CLK
load => dout[31]~reg0.CLK
din[0] => dout[0]~reg0.DATAIN
din[1] => dout[1]~reg0.DATAIN
din[2] => dout[2]~reg0.DATAIN
din[3] => dout[3]~reg0.DATAIN
din[4] => dout[4]~reg0.DATAIN
din[5] => dout[5]~reg0.DATAIN
din[6] => dout[6]~reg0.DATAIN
din[7] => dout[7]~reg0.DATAIN
din[8] => dout[8]~reg0.DATAIN
din[9] => dout[9]~reg0.DATAIN
din[10] => dout[10]~reg0.DATAIN
din[11] => dout[11]~reg0.DATAIN
din[12] => dout[12]~reg0.DATAIN
din[13] => dout[13]~reg0.DATAIN
din[14] => dout[14]~reg0.DATAIN
din[15] => dout[15]~reg0.DATAIN
din[16] => dout[16]~reg0.DATAIN
din[17] => dout[17]~reg0.DATAIN
din[18] => dout[18]~reg0.DATAIN
din[19] => dout[19]~reg0.DATAIN
din[20] => dout[20]~reg0.DATAIN
din[21] => dout[21]~reg0.DATAIN
din[22] => dout[22]~reg0.DATAIN
din[23] => dout[23]~reg0.DATAIN
din[24] => dout[24]~reg0.DATAIN
din[25] => dout[25]~reg0.DATAIN
din[26] => dout[26]~reg0.DATAIN
din[27] => dout[27]~reg0.DATAIN
din[28] => dout[28]~reg0.DATAIN
din[29] => dout[29]~reg0.DATAIN
din[30] => dout[30]~reg0.DATAIN
din[31] => dout[31]~reg0.DATAIN
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= dout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= dout[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[16] <= dout[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[17] <= dout[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[18] <= dout[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[19] <= dout[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[20] <= dout[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[21] <= dout[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[22] <= dout[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[23] <= dout[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[24] <= dout[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[25] <= dout[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[26] <= dout[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[27] <= dout[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[28] <= dout[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[29] <= dout[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[30] <= dout[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[31] <= dout[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|dispscan:u11
d_in[0] => Mux~3.IN7
d_in[1] => Mux~2.IN7
d_in[2] => Mux~1.IN7
d_in[3] => Mux~0.IN7
d_in[4] => Mux~3.IN6
d_in[5] => Mux~2.IN6
d_in[6] => Mux~1.IN6
d_in[7] => Mux~0.IN6
d_in[8] => Mux~3.IN5
d_in[9] => Mux~2.IN5
d_in[10] => Mux~1.IN5
d_in[11] => Mux~0.IN5
d_in[12] => Mux~3.IN4
d_in[13] => Mux~2.IN4
d_in[14] => Mux~1.IN4
d_in[15] => Mux~0.IN4
d_in[16] => Mux~3.IN3
d_in[17] => Mux~2.IN3
d_in[18] => Mux~1.IN3
d_in[19] => Mux~0.IN3
d_in[20] => Mux~3.IN2
d_in[21] => Mux~2.IN2
d_in[22] => Mux~1.IN2
d_in[23] => Mux~0.IN2
d_in[24] => Mux~3.IN1
d_in[25] => Mux~2.IN1
d_in[26] => Mux~1.IN1
d_in[27] => Mux~0.IN1
d_in[28] => Mux~3.IN0
d_in[29] => Mux~2.IN0
d_in[30] => Mux~1.IN0
d_in[31] => Mux~0.IN0
reset => process0~0.IN0
clkdsp => sell[1].CLK
clkdsp => sell[0].CLK
clkdsp => sell[2].CLK
sel[0] <= sel~2.DB_MAX_OUTPUT_PORT_TYPE
sel[1] <= sel~1.DB_MAX_OUTPUT_PORT_TYPE
sel[2] <= sel~0.DB_MAX_OUTPUT_PORT_TYPE
d_out[0] <= d_out~3.DB_MAX_OUTPUT_PORT_TYPE
d_out[1] <= d_out~2.DB_MAX_OUTPUT_PORT_TYPE
d_out[2] <= d_out~1.DB_MAX_OUTPUT_PORT_TYPE
d_out[3] <= d_out~0.DB_MAX_OUTPUT_PORT_TYPE


|fraq|led:u12
d_in[0] => Mux~0.IN19
d_in[0] => Mux~1.IN19
d_in[0] => Mux~2.IN19
d_in[0] => Mux~3.IN19
d_in[0] => Mux~4.IN19
d_in[0] => Mux~5.IN19
d_in[0] => Mux~6.IN19
d_in[1] => Mux~0.IN18
d_in[1] => Mux~1.IN18
d_in[1] => Mux~2.IN18
d_in[1] => Mux~3.IN18
d_in[1] => Mux~4.IN18
d_in[1] => Mux~5.IN18
d_in[1] => Mux~6.IN18
d_in[2] => Mux~0.IN17
d_in[2] => Mux~1.IN17
d_in[2] => Mux~2.IN17
d_in[2] => Mux~3.IN17
d_in[2] => Mux~4.IN17
d_in[2] => Mux~5.IN17
d_in[2] => Mux~6.IN17
d_in[3] => Mux~0.IN16
d_in[3] => Mux~1.IN16
d_in[3] => Mux~2.IN16
d_in[3] => Mux~3.IN16
d_in[3] => Mux~4.IN16
d_in[3] => Mux~5.IN16
d_in[3] => Mux~6.IN16
a <= Mux~0.DB_MAX_OUTPUT_PORT_TYPE
b <= Mux~1.DB_MAX_OUTPUT_PORT_TYPE
c <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
d <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
e <= Mux~4.DB_MAX_OUTPUT_PORT_TYPE
f <= Mux~5.DB_MAX_OUTPUT_PORT_TYPE
g <= Mux~6.DB_MAX_OUTPUT_PORT_TYPE