reg32b.fit.rpt

基于VHDL语言的频率计具有高速计频

+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |reg32b                    ; 16         ; 37   ; |reg32b             ;
+----------------------------+------------+------+---------------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; load ; PIN_83   ; 16      ; Clock ; yes    ; On                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; load ; PIN_83   ; 16      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; din[15]       ; 1               ;
; din[14]       ; 1               ;
; din[13]       ; 1               ;
; din[12]       ; 1               ;
; din[11]       ; 1               ;
; din[10]       ; 1               ;
; din[9]        ; 1               ;
; din[8]        ; 1               ;
; din[7]        ; 1               ;
; din[6]        ; 1               ;
; din[5]        ; 1               ;
; din[4]        ; 1               ;
; din[3]        ; 1               ;
; din[2]        ; 1               ;
; din[1]        ; 1               ;
; din[0]        ; 1               ;
; dout[15]~reg0 ; 1               ;
; dout[0]~reg0  ; 1               ;
; dout[1]~reg0  ; 1               ;
; dout[2]~reg0  ; 1               ;
; dout[3]~reg0  ; 1               ;
; dout[4]~reg0  ; 1               ;
; dout[5]~reg0  ; 1               ;
; dout[6]~reg0  ; 1               ;
; dout[7]~reg0  ; 1               ;
; dout[8]~reg0  ; 1               ;
; dout[9]~reg0  ; 1               ;
; dout[10]~reg0 ; 1               ;
; dout[11]~reg0 ; 1               ;
; dout[12]~reg0 ; 1               ;
; dout[13]~reg0 ; 1               ;
; dout[14]~reg0 ; 1               ;
+---------------+-----------------+


+-----------------------------------------------+
; Interconnect Usage Summary                    ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage            ;
+----------------------------+------------------+
; Output enables             ; 0 / 6 ( 0 % )    ;
; PIA buffers                ; 16 / 288 ( 5 % ) ;
; PIAs                       ; 16 / 288 ( 5 % ) ;
+----------------------------+------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 2.00) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 5                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 1                           ;
; 8                                            ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 2.00) ; Number of LABs  (Total = 3) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 5                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 1                           ;
; 8                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------+
; Logic Cell Interconnection                  ;
+-----+------------+---------------+----------+
; LAB ; Logic Cell ; Input         ; Output   ;
+-----+------------+---------------+----------+
;  A  ; LC16       ; load, din[7]  ; dout[7]  ;
;  A  ; LC14       ; load, din[6]  ; dout[6]  ;
;  A  ; LC13       ; load, din[5]  ; dout[5]  ;
;  A  ; LC11       ; load, din[4]  ; dout[4]  ;
;  A  ; LC8        ; load, din[3]  ; dout[3]  ;
;  A  ; LC6        ; load, din[2]  ; dout[2]  ;
;  A  ; LC5        ; load, din[1]  ; dout[1]  ;
;  A  ; LC3        ; load, din[0]  ; dout[0]  ;
;  B  ; LC17       ; load, din[14] ; dout[14] ;
;  B  ; LC19       ; load, din[13] ; dout[13] ;
;  B  ; LC21       ; load, din[12] ; dout[12] ;
;  B  ; LC24       ; load, din[11] ; dout[11] ;
;  B  ; LC25       ; load, din[10] ; dout[10] ;
;  B  ; LC27       ; load, din[9]  ; dout[9]  ;
;  B  ; LC29       ; load, din[8]  ; dout[8]  ;
;  C  ; LC35       ; load, din[15] ; dout[15] ;
+-----+------------+---------------+----------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Mon May 22 16:11:31 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off reg32b -c reg32b
Info: Selected device EPM7128SLC84-15 for design "reg32b"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Mon May 22 16:11:31 2006
    Info: Elapsed time: 00:00:01