mul_hier_info

设计一个线性相位FIR滤波器（31阶） 输入8位

|mul
clk => states_count[3].CLK
clk => states_count[2].CLK
clk => states_count[1].CLK
clk => states_count[0].CLK
clk => states_p[14].CLK
clk => states_p[13].CLK
clk => states_p[12].CLK
clk => states_p[11].CLK
clk => states_p[10].CLK
clk => states_p[9].CLK
clk => states_p[8].CLK
clk => states_p[7].CLK
clk => states_p[6].CLK
clk => states_p[5].CLK
clk => states_p[4].CLK
clk => states_p[3].CLK
clk => states_p[2].CLK
clk => states_p[1].CLK
clk => states_p[0].CLK
clk => states_t[14].CLK
clk => states_t[13].CLK
clk => states_t[12].CLK
clk => states_t[11].CLK
clk => states_t[10].CLK
clk => states_t[9].CLK
clk => states_t[8].CLK
clk => states_t[7].CLK
clk => states_t[6].CLK
clk => states_t[5].CLK
clk => states_t[4].CLK
clk => states_t[3].CLK
clk => states_t[2].CLK
clk => states_t[1].CLK
clk => states_t[0].CLK
clk => y[14]~reg0.CLK
clk => y[13]~reg0.CLK
clk => y[12]~reg0.CLK
clk => y[11]~reg0.CLK
clk => y[10]~reg0.CLK
clk => y[9]~reg0.CLK
clk => y[8]~reg0.CLK
clk => y[7]~reg0.CLK
clk => y[6]~reg0.CLK
clk => y[5]~reg0.CLK
clk => y[4]~reg0.CLK
clk => y[3]~reg0.CLK
clk => y[2]~reg0.CLK
clk => y[1]~reg0.CLK
clk => y[0]~reg0.CLK
clk => state~0.IN1
x[0] => i~38.IN0
x[1] => i~37.IN0
x[2] => i~36.IN0
x[3] => i~35.IN0
x[4] => i~34.IN0
x[5] => i~33.IN0
x[6] => i~32.IN0
x[7] => i~31.IN0
x[8] => i~24.IN0
x[8] => i~25.IN0
x[8] => i~26.IN0
x[8] => i~27.IN0
x[8] => i~28.IN0
x[8] => i~29.IN0
x[8] => i~30.IN0
a[0] => i~1.IN15
a[1] => i~1.IN14
a[2] => i~1.IN13
a[3] => i~1.IN12
a[4] => i~1.IN11
a[5] => i~1.IN10
a[6] => i~1.IN9
a[7] => i~1.IN8
a[8] => i~1.IN7
y[0] <= y[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[1] <= y[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[2] <= y[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[3] <= y[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[4] <= y[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[5] <= y[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[6] <= y[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[7] <= y[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[8] <= y[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[9] <= y[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[10] <= y[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[11] <= y[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[12] <= y[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[13] <= y[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[14] <= y[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE