📄 fdivision.v
字号:
module fdivision(F40M,F1K);
input F40M;
output F1K;
reg F1K;
reg [23:0]j;
always @(posedge F40M)
begin
if(j==19999)
begin
j <= 0;
F1K <= ~F1K;
end
else
j <= j+1;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -