📄 isa_lpt.tan.rpt
字号:
Timing Analyzer report for isa_lpt
Fri Nov 04 15:14:00 2005
Version 5.1 Build 176 10/26/2005 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. tsu
6. tco
7. tpd
8. th
9. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+-----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+-----------+--------------+
; Worst-case tsu ; N/A ; None ; 1.122 ns ; ISA_D[7] ; DATA_reg[7] ; -- ; ISA_A[12] ; 0 ;
; Worst-case tco ; N/A ; None ; 17.222 ns ; DATA_reg[5] ; LPT_D[5] ; ISA_A[3] ; -- ; 0 ;
; Worst-case tpd ; N/A ; None ; 15.560 ns ; ISA_A[1] ; ISA_D[1] ; -- ; -- ; 0 ;
; Worst-case th ; N/A ; None ; 3.375 ns ; ISA_D[6] ; DATA_reg[6] ; -- ; ISA_A[3] ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+-----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C5T144C8 ; ; ; ;
; Timing Models ; Preliminary ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; ISA_A[0] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[1] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_AEN ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[3] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[14] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[8] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[19] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[9] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[13] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[16] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[10] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[2] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[4] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[18] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[17] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[11] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[15] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[7] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[6] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[12] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_A[5] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ISA_IOW ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+----------+-------------+-----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+----------+-------------+-----------+
; N/A ; None ; 1.122 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[12] ;
; N/A ; None ; 1.075 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_IOW ;
; N/A ; None ; 0.889 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[0] ;
; N/A ; None ; 0.878 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[1] ;
; N/A ; None ; 0.556 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[12] ;
; N/A ; None ; 0.509 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_IOW ;
; N/A ; None ; 0.430 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[12] ;
; N/A ; None ; 0.404 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_A[12] ;
; N/A ; None ; 0.383 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_IOW ;
; N/A ; None ; 0.363 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_A[12] ;
; N/A ; None ; 0.357 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_IOW ;
; N/A ; None ; 0.323 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[0] ;
; N/A ; None ; 0.316 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_IOW ;
; N/A ; None ; 0.312 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[1] ;
; N/A ; None ; 0.200 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[5] ;
; N/A ; None ; 0.197 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[0] ;
; N/A ; None ; 0.186 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[1] ;
; N/A ; None ; 0.171 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_A[0] ;
; N/A ; None ; 0.160 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_A[1] ;
; N/A ; None ; 0.151 ns ; ISA_D[5] ; DATA_reg[5] ; ISA_A[12] ;
; N/A ; None ; 0.137 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[6] ;
; N/A ; None ; 0.130 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_A[0] ;
; N/A ; None ; 0.119 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_A[1] ;
; N/A ; None ; 0.104 ns ; ISA_D[5] ; DATA_reg[5] ; ISA_IOW ;
; N/A ; None ; -0.082 ns ; ISA_D[5] ; DATA_reg[5] ; ISA_A[0] ;
; N/A ; None ; -0.092 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[15] ;
; N/A ; None ; -0.093 ns ; ISA_D[5] ; DATA_reg[5] ; ISA_A[1] ;
; N/A ; None ; -0.135 ns ; ISA_D[3] ; DATA_reg[3] ; ISA_A[12] ;
; N/A ; None ; -0.136 ns ; ISA_D[6] ; DATA_reg[6] ; ISA_A[12] ;
; N/A ; None ; -0.182 ns ; ISA_D[3] ; DATA_reg[3] ; ISA_IOW ;
; N/A ; None ; -0.183 ns ; ISA_D[6] ; DATA_reg[6] ; ISA_IOW ;
; N/A ; None ; -0.275 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[16] ;
; N/A ; None ; -0.366 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[5] ;
; N/A ; None ; -0.368 ns ; ISA_D[3] ; DATA_reg[3] ; ISA_A[0] ;
; N/A ; None ; -0.369 ns ; ISA_D[6] ; DATA_reg[6] ; ISA_A[0] ;
; N/A ; None ; -0.379 ns ; ISA_D[3] ; DATA_reg[3] ; ISA_A[1] ;
; N/A ; None ; -0.380 ns ; ISA_D[6] ; DATA_reg[6] ; ISA_A[1] ;
; N/A ; None ; -0.403 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[18] ;
; N/A ; None ; -0.429 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[6] ;
; N/A ; None ; -0.461 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[14] ;
; N/A ; None ; -0.465 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[13] ;
; N/A ; None ; -0.492 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[5] ;
; N/A ; None ; -0.518 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_A[5] ;
; N/A ; None ; -0.555 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[6] ;
; N/A ; None ; -0.559 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[7] ;
; N/A ; None ; -0.559 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_A[5] ;
; N/A ; None ; -0.581 ns ; ISA_D[1] ; DATA_reg[1] ; ISA_A[6] ;
; N/A ; None ; -0.592 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[11] ;
; N/A ; None ; -0.610 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[17] ;
; N/A ; None ; -0.622 ns ; ISA_D[2] ; DATA_reg[2] ; ISA_A[6] ;
; N/A ; None ; -0.658 ns ; ISA_D[4] ; DATA_reg[4] ; ISA_A[15] ;
; N/A ; None ; -0.771 ns ; ISA_D[5] ; DATA_reg[5] ; ISA_A[5] ;
; N/A ; None ; -0.784 ns ; ISA_D[0] ; DATA_reg[0] ; ISA_A[15] ;
; N/A ; None ; -0.792 ns ; ISA_D[7] ; DATA_reg[7] ; ISA_A[10] ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -