readme.txt

来自「有关于VHDL举例,FPGA/CPLD的运用方面的例子」· 文本 代码 · 共 5 行

请注意:
	本例的各个源描述的编译顺序应该是:
		61_logic.vhd
		61_assign.vhd
	本例无测试台，不能模拟。