st_mult1.tcl

来自「veilog实现的状态机乘法器.可以参考」· TCL 代码 · 共 8 行

TCL
8 行
字号 
# Run with quartus_sh -t <x_cons.tcl>
set_global_assignment -section_id st_mult1 -name EDA_DESIGN_ENTRY_SYNTHESIS_TOOL SYNPLIFY
set_global_assignment -section_id eda_design_synthesis -name EDA_INPUT_DATA_FORMAT EDIF
set_global_assignment -section_id eda_design_synthesis -name EDA_INPUT_VCC_NAME VCC
set_global_assignment -section_id eda_design_synthesis -name EDA_INPUT_GND_NAME GND
set_global_assignment -section_id eda_design_synthesis -name EDA_LMF_FILE synplcty.lmf
import_assignments_from_maxplus2 st_mult1.acf

st_mult1.tcl - 源码说明

本页面展示了「veilog实现的状态机乘法器.可以参考」中的 st_mult1.tcl 源码文件，采用 TCL 编程语言编写，共 8 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?