📄 tiaoping.fit.rpt
字号:
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Documents and Settings/zhenlin/桌面/条屏调试/cpld/tiaoping.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/zhenlin/桌面/条屏调试/cpld/tiaoping.pin.
+---------------------------------------------------+
; Fitter Resource Usage Summary ;
+-------------------------------+-------------------+
; Resource ; Usage ;
+-------------------------------+-------------------+
; Logic cells ; 45 / 64 ( 70 % ) ;
; Registers ; 30 / 64 ( 46 % ) ;
; Number of pterms used ; 149 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 36 / 36 ( 100 % ) ;
; -- Clock pins ; 2 / 2 ( 100 % ) ;
; -- Dedicated input pins ; 2 / 2 ( 100 % ) ;
; Global signals ; 2 ;
; Shareable expanders ; 25 / 64 ( 39 % ) ;
; Parallel expanders ; 7 / 60 ( 11 % ) ;
; Cells using turbo bit ; 45 / 64 ( 70 % ) ;
; Maximum fan-out node ; cpld_sel ;
; Maximum fan-out ; 47 ;
; Total fan-out ; 411 ;
; Average fan-out ; 3.88 ;
+-------------------------------+-------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
; clk ; 37 ; -- ; -- ; 13 ; 0 ; yes ; no ; no ; LVTTL ; User ;
; cpld_sel ; 42 ; -- ; 1 ; 47 ; 0 ; no ; no ; no ; LVTTL ; User ;
; d_sel ; 40 ; -- ; -- ; 2 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[0] ; 34 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[1] ; 33 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[2] ; 31 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[3] ; 30 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[4] ; 28 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[5] ; 27 ; -- ; 4 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[6] ; 25 ; -- ; 3 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; din[7] ; 23 ; -- ; 3 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; p1_3 ; 8 ; -- ; 2 ; 9 ; 0 ; no ; no ; no ; LVTTL ; User ;
; p1_4 ; 2 ; -- ; 1 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; p1_5 ; 38 ; -- ; -- ; 8 ; 0 ; no ; no ; no ; LVTTL ; User ;
; p1_6 ; 39 ; -- ; -- ; 22 ; 0 ; yes ; no ; no ; LVTTL ; User ;
; rd ; 11 ; -- ; 2 ; 1 ; 0 ; no ; no ; no ; LVTTL ; User ;
; sel_addr0 ; 44 ; -- ; 1 ; 4 ; 0 ; no ; no ; no ; LVTTL ; User ;
; sel_addr1 ; 43 ; -- ; 1 ; 4 ; 0 ; no ; no ; no ; LVTTL ; User ;
; wr ; 10 ; -- ; 2 ; 29 ; 0 ; no ; no ; no ; LVTTL ; User ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; LAB ; Output Register ; Power Up High ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------------+
; addr_out0 ; 22 ; -- ; 3 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; addr_out1 ; 21 ; -- ; 3 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; addr_out2 ; 20 ; -- ; 3 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; addr_out3 ; 19 ; -- ; 3 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; clk_out ; 15 ; -- ; 2 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; oe_out ; 14 ; -- ; 2 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; sel_out0 ; 3 ; -- ; 1 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; sel_out1 ; 5 ; -- ; 1 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; sel_out2 ; 35 ; -- ; 4 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; sel_out3 ; 6 ; -- ; 1 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; serial_og ; 12 ; -- ; 2 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; serial_or ; 13 ; -- ; 2 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
; xlat ; 18 ; -- ; 3 ; no ; no ; no ; no ; no ; LVTTL ; User ; Unspecified ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------------+
+-------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1 ; 6 ; -- ; +TDI ; input ; LVTTL ; ; N ;
; 2 ; 7 ; -- ; p1_4 ; input ; LVTTL ; ; Y ;
; 3 ; 8 ; -- ; sel_out0 ; output ; LVTTL ; ; Y ;
; 4 ; 9 ; -- ; GND ; gnd ; ; ; ;
; 5 ; 10 ; -- ; sel_out1 ; output ; LVTTL ; ; Y ;
; 6 ; 11 ; -- ; sel_out3 ; output ; LVTTL ; ; Y ;
; 7 ; 12 ; -- ; +TMS ; input ; LVTTL ; ; N ;
; 8 ; 13 ; -- ; p1_3 ; input ; LVTTL ; ; Y ;
; 9 ; 14 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 10 ; 15 ; -- ; wr ; input ; LVTTL ; ; Y ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -