tb_mul.v

来自「一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Boo」· Verilog 代码 · 共 25 行

module tb_mul;
wire [3:0]a,b;
reg clk;
wire [7:0]z;
reg[23:0] data;
reg [3:0] j;

assign a=data[23:20];
assign b=data[19:16];
 
initial
begin
clk=0;
#5 data=24'b 1001_1110_0110_1001_0011_1111;
end
always #50 clk=~clk;
always @ (posedge clk)
          begin 
            for(j=0;j<4'b1000;j=j+1)
               data={data[22:0],data[23]};
           end
       
booth_mul m(.Q(a),.M(b),.Cout(z));
endmodule