⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 divider.tan.rpt

📁 这个是用vhdl语言编写的除法器,仅仅供大家参考.
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; N/A   ; 125.00 MHz ( period = 8.000 ns )               ; remainder[4]~reg0 ; remainder[4]~reg0 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A   ; 126.58 MHz ( period = 7.900 ns )               ; drreg[3]          ; remainder[7]~reg0 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A   ; 136.99 MHz ( period = 7.300 ns )               ; count2[1]         ; drreg[3]          ; clock      ; clock    ; None                        ; None                      ; 5.500 ns                ;
; N/A   ; 136.99 MHz ( period = 7.300 ns )               ; count2[1]         ; drreg[1]          ; clock      ; clock    ; None                        ; None                      ; 5.500 ns                ;
; N/A   ; 136.99 MHz ( period = 7.300 ns )               ; count2[1]         ; drreg[0]          ; clock      ; clock    ; None                        ; None                      ; 5.500 ns                ;
; N/A   ; 136.99 MHz ( period = 7.300 ns )               ; count2[1]         ; drreg[2]          ; clock      ; clock    ; None                        ; None                      ; 5.500 ns                ;
; N/A   ; 140.85 MHz ( period = 7.100 ns )               ; count2[0]         ; drreg[3]          ; clock      ; clock    ; None                        ; None                      ; 5.300 ns                ;
; N/A   ; 140.85 MHz ( period = 7.100 ns )               ; count2[0]         ; drreg[1]          ; clock      ; clock    ; None                        ; None                      ; 5.300 ns                ;
; N/A   ; 140.85 MHz ( period = 7.100 ns )               ; count2[0]         ; drreg[0]          ; clock      ; clock    ; None                        ; None                      ; 5.300 ns                ;
; N/A   ; 140.85 MHz ( period = 7.100 ns )               ; count2[0]         ; drreg[2]          ; clock      ; clock    ; None                        ; None                      ; 5.300 ns                ;
; N/A   ; 147.06 MHz ( period = 6.800 ns )               ; remainder[0]~reg0 ; remainder[1]~reg0 ; clock      ; clock    ; None                        ; None                      ; 5.000 ns                ;
; N/A   ; 151.52 MHz ( period = 6.600 ns )               ; count2[1]         ; remainder[0]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.800 ns                ;
; N/A   ; 153.85 MHz ( period = 6.500 ns )               ; count2[1]         ; remainder[3]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.700 ns                ;
; N/A   ; 153.85 MHz ( period = 6.500 ns )               ; count2[1]         ; remainder[2]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.700 ns                ;
; N/A   ; 153.85 MHz ( period = 6.500 ns )               ; count2[1]         ; remainder[1]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.700 ns                ;
; N/A   ; 156.25 MHz ( period = 6.400 ns )               ; remainder[6]~reg0 ; remainder[6]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.600 ns                ;
; N/A   ; 156.25 MHz ( period = 6.400 ns )               ; count2[0]         ; remainder[0]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.600 ns                ;
; N/A   ; 158.73 MHz ( period = 6.300 ns )               ; drreg[0]          ; remainder[4]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.500 ns                ;
; N/A   ; 158.73 MHz ( period = 6.300 ns )               ; count2[0]         ; remainder[3]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.500 ns                ;
; N/A   ; 158.73 MHz ( period = 6.300 ns )               ; count2[0]         ; remainder[2]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.500 ns                ;
; N/A   ; 158.73 MHz ( period = 6.300 ns )               ; count2[0]         ; remainder[1]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.500 ns                ;
; N/A   ; 169.49 MHz ( period = 5.900 ns )               ; remainder[2]~reg0 ; remainder[3]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.100 ns                ;
; N/A   ; 169.49 MHz ( period = 5.900 ns )               ; remainder[1]~reg0 ; remainder[2]~reg0 ; clock      ; clock    ; None                        ; None                      ; 4.100 ns                ;
; N/A   ; 175.44 MHz ( period = 5.700 ns )               ; remainder[3]~reg0 ; remainder[3]~reg0 ; clock      ; clock    ; None                        ; None                      ; 3.900 ns                ;
; N/A   ; 175.44 MHz ( period = 5.700 ns )               ; remainder[2]~reg0 ; remainder[2]~reg0 ; clock      ; clock    ; None                        ; None                      ; 3.900 ns                ;
; N/A   ; 175.44 MHz ( period = 5.700 ns )               ; remainder[1]~reg0 ; remainder[1]~reg0 ; clock      ; clock    ; None                        ; None                      ; 3.900 ns                ;
; N/A   ; 196.08 MHz ( period = 5.100 ns )               ; remainder[6]~reg0 ; remainder[7]~reg0 ; clock      ; clock    ; None                        ; None                      ; 3.300 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; remainder[8]~reg0 ; remainder[0]~reg0 ; clock      ; clock    ; None                        ; None                      ; 3.100 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; remainder[7]~reg0 ; remainder[8]~reg0 ; clock      ; clock    ; None                        ; None                      ; 2.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[1]          ; count[1]          ; clock      ; clock    ; None                        ; None                      ; 1.700 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; count2[0]         ; clock      ; clock    ; None                        ; None                      ; 1.700 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[1]          ; finish~reg0       ; clock      ; clock    ; None                        ; None                      ; 1.700 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; remainder[8]~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.700 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[0]          ; count[1]          ; clock      ; clock    ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[0]          ; count[0]          ; clock      ; clock    ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[1]          ; count2[0]         ; clock      ; clock    ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[0]          ; finish~reg0       ; clock      ; clock    ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; remainder[8]~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; count[1]          ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; count[0]          ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; count2[1]         ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count[0]          ; count2[0]         ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; finish~reg0       ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; remainder[0]~reg0 ; remainder[0]~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; count[1]          ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; count[0]          ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; count2[1]         ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[1]         ; count2[0]         ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; count2[0]         ; finish~reg0       ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; remainder[8]~reg0 ; remainder[8]~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.200 ns                ;
+-------+------------------------------------------------+-------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------+
; tsu                                                                            ;
+-------+--------------+------------+-------------+-------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To                ; To Clock ;
+-------+--------------+------------+-------------+-------------------+----------+
; N/A   ; None         ; 7.100 ns   ; dividend[2] ; remainder[3]~reg0 ; clock    ;
; N/A   ; None         ; 7.100 ns   ; dividend[1] ; remainder[2]~reg0 ; clock    ;
; N/A   ; None         ; 7.100 ns   ; dividend[0] ; remainder[1]~reg0 ; clock    ;
; N/A   ; None         ; 7.000 ns   ; divisor[0]  ; drreg[0]          ; clock    ;
; N/A   ; None         ; 6.900 ns   ; divisor[1]  ; drreg[1]          ; clock    ;
; N/A   ; None         ; 6.900 ns   ; divisor[2]  ; drreg[2]          ; clock    ;
; N/A   ; None         ; 6.800 ns   ; divisor[3]  ; drreg[3]          ; clock    ;
; N/A   ; None         ; 6.500 ns   ; dividend[3] ; remainder[4]~reg0 ; clock    ;
+-------+--------------+------------+-------------+-------------------+----------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+-------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From              ; To             ; From Clock ;
+-------+--------------+------------+-------------------+----------------+------------+
; N/A   ; None         ; 18.400 ns  ; finish~reg0       ; quotient[1]    ; clock      ;
; N/A   ; None         ; 18.400 ns  ; remainder[0]~reg0 ; quotient[0]    ; clock      ;
; N/A   ; None         ; 18.300 ns  ; finish~reg0       ; remainder_r[2] ; clock      ;
; N/A   ; None         ; 18.300 ns  ; finish~reg0       ; remainder_r[1] ; clock      ;
; N/A   ; None         ; 18.300 ns  ; finish~reg0       ; remainder_r[0] ; clock      ;
; N/A   ; None         ; 18.300 ns  ; finish~reg0       ; quotient[3]    ; clock      ;
; N/A   ; None         ; 18.200 ns  ; remainder[2]~reg0 ; quotient[2]    ; clock      ;
; N/A   ; None         ; 18.200 ns  ; remainder[1]~reg0 ; quotient[1]    ; clock      ;
; N/A   ; None         ; 18.100 ns  ; remainder[3]~reg0 ; quotient[3]    ; clock      ;
; N/A   ; None         ; 18.000 ns  ; remainder[6]~reg0 ; remainder_r[1] ; clock      ;
; N/A   ; None         ; 17.800 ns  ; finish~reg0       ; quotient[2]    ; clock      ;
; N/A   ; None         ; 17.600 ns  ; finish~reg0       ; quotient[0]    ; clock      ;
; N/A   ; None         ; 17.400 ns  ; remainder[7]~reg0 ; remainder_r[2] ; clock      ;
; N/A   ; None         ; 16.500 ns  ; remainder[5]~reg0 ; remainder_r[0] ; clock      ;
; N/A   ; None         ; 14.800 ns  ; remainder[7]~reg0 ; remainder[7]   ; clock      ;
; N/A   ; None         ; 14.800 ns  ; remainder[6]~reg0 ; remainder[6]   ; clock      ;
; N/A   ; None         ; 14.800 ns  ; remainder[5]~reg0 ; remainder[5]   ; clock      ;
; N/A   ; None         ; 14.800 ns  ; remainder[0]~reg0 ; remainder[0]   ; clock      ;
; N/A   ; None         ; 14.700 ns  ; remainder[1]~reg0 ; remainder[1]   ; clock      ;
; N/A   ; None         ; 14.600 ns  ; remainder[3]~reg0 ; remainder[3]   ; clock      ;
; N/A   ; None         ; 14.600 ns  ; remainder[2]~reg0 ; remainder[2]   ; clock      ;
; N/A   ; None         ; 13.400 ns  ; finish~reg0       ; finish         ; clock      ;
; N/A   ; None         ; 12.800 ns  ; remainder[4]~reg0 ; remainder[4]   ; clock      ;
; N/A   ; None         ; 12.400 ns  ; remainder[8]~reg0 ; remainder[8]   ; clock      ;
+-------+--------------+------------+-------------------+----------------+------------+


+--------------------------------------------------------------------------------------+
; th                                                                                   ;
+---------------+-------------+-----------+-------------+-------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From        ; To                ; To Clock ;
+---------------+-------------+-----------+-------------+-------------------+----------+
; N/A           ; None        ; -4.900 ns ; dividend[3] ; remainder[4]~reg0 ; clock    ;
; N/A           ; None        ; -5.200 ns ; divisor[3]  ; drreg[3]          ; clock    ;
; N/A           ; None        ; -5.300 ns ; divisor[1]  ; drreg[1]          ; clock    ;
; N/A           ; None        ; -5.300 ns ; divisor[2]  ; drreg[2]          ; clock    ;
; N/A           ; None        ; -5.400 ns ; divisor[0]  ; drreg[0]          ; clock    ;
; N/A           ; None        ; -5.500 ns ; dividend[2] ; remainder[3]~reg0 ; clock    ;
; N/A           ; None        ; -5.500 ns ; dividend[1] ; remainder[2]~reg0 ; clock    ;
; N/A           ; None        ; -5.500 ns ; dividend[0] ; remainder[1]~reg0 ; clock    ;
+---------------+-------------+-----------+-------------+-------------------+----------+


+-----------------------------------------------------------------------------------------------------+
; Minimum tco                                                                                         ;
+---------------+------------------+----------------+-------------------+----------------+------------+

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -