📄 sci.fit.rpt
字号:
; Physical Synthesis Effort Level ; Normal ; Normal ;
; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
; Auto Register Duplication ; Off ; Off ;
; Auto Global Clock ; On ; On ;
; Auto Global Register Control Signals ; On ; On ;
+----------------------------------------------------+--------------------------------+--------------------------------+
+-------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+--------------------------+
; Option ; Setting ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Error detection CRC ; Off ;
; Reserve Data[0] pin after configuration ; As input tri-stated ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/20036016_5/sci.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/20036016_5/sci.pin.
+-----------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------------+-----------------------+
; Resource ; Usage ;
+-----------------------------------------+-----------------------+
; Total logic elements ; 46 / 10,570 ( < 1 % ) ;
; -- Combinational with no register ; 13 ;
; -- Register only ; 20 ;
; -- Combinational with a register ; 13 ;
; ; ;
; Logic element usage by number of inputs ; ;
; -- 4 input functions ; 8 ;
; -- 3 input functions ; 5 ;
; -- 2 input functions ; 8 ;
; -- 1 input functions ; 13 ;
; -- 0 input functions ; 3 ;
; ; ;
; Logic elements by mode ; ;
; -- arithmetic mode ; 5 ;
; -- qfbk mode ; 4 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 19 ;
; -- asynchronous clear/load mode ; 16 ;
; ; ;
; Total LABs ; 8 / 1,057 ( < 1 % ) ;
; Logic elements in carry chains ; 6 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 25 / 336 ( 7 % ) ;
; -- Clock pins ; 3 / 16 ( 18 % ) ;
; Global signals ; 3 ;
; M512s ; 0 / 94 ( 0 % ) ;
; M4Ks ; 0 / 60 ( 0 % ) ;
; M-RAMs ; 0 / 1 ( 0 % ) ;
; Total memory bits ; 0 / 920,448 ( 0 % ) ;
; Total RAM block bits ; 0 / 920,448 ( 0 % ) ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % ) ;
; Global clocks ; 3 / 16 ( 18 % ) ;
; Regional clocks ; 0 / 16 ( 0 % ) ;
; Fast regional clocks ; 0 / 8 ( 0 % ) ;
; SERDES transmitters ; 0 / 44 ( 0 % ) ;
; SERDES receivers ; 0 / 44 ( 0 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 25 ;
; Total fan-out ; 184 ;
; Average fan-out ; 2.56 ;
+-----------------------------------------+-----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Data_in[0] ; A7 ; 4 ; 44 ; 31 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[1] ; C7 ; 4 ; 44 ; 31 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[2] ; D8 ; 4 ; 41 ; 31 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[3] ; E6 ; 4 ; 46 ; 31 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[4] ; D7 ; 4 ; 44 ; 31 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[5] ; F8 ; 4 ; 41 ; 31 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[6] ; E8 ; 4 ; 41 ; 31 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; Data_in[7] ; C8 ; 4 ; 41 ; 31 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; clk ; L2 ; 5 ; 53 ; 19 ; 3 ; 25 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; cs ; H8 ; 4 ; 41 ; 31 ; 5 ; 11 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd ; G8 ; 4 ; 41 ; 31 ; 4 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; reset ; M2 ; 6 ; 53 ; 12 ; 2 ; 15 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rxd ; F9 ; 4 ; 36 ; 31 ; 1 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; wr ; L3 ; 5 ; 53 ; 19 ; 1 ; 9 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -