📄 clock_edge.tlg
字号:
Selecting top level module clock_edge
@N:"C:\prj\Example-4-2\clock_edge.v":1:7:1:16|Synthesizing module clock_edge
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -