📄 clk_div.cr.mti

📁 设计与验证verilog hdl

💻 MTI

字号:

C:/prj/Example-4-7/clk_div_phase/clk_div_phase.v {1 {vlog -work work C:/prj/Example-4-7/clk_div_phase/clk_div_phase.v
Model Technology ModelSim SE vlog 5.8b Compiler 2004.01 Jan 26 2004
-- Compiling module clk_div_phase

Top level modules:
	clk_div_phase

} {} {}}

⌨️ 快捷键说明

复制代码 Ctrl + C

搜索代码 Ctrl + F

全屏模式 F11

切换主题 Ctrl + Shift + D

显示快捷键 ?

增大字号 Ctrl + =

减小字号 Ctrl + -