mux.sxr

来自「设计与验证verilog hdl」· SXR 代码 · 共 8 行

SXR
8 行
字号 

BeginView mux NoName
Inst: mux_out_3_0_c   mux_out_3_0_c_cZ cycloneii_lcell_comb 
Inst: mux_out_3_0   mux_out_3_0_cZ cycloneii_lcell_comb 
Inst: en_in[1]   en_in_1_ stratix_io 
Inst: en_in[0]   en_in_0_ stratix_io 
EndView mux NoName

mux.sxr - 源码说明

本页面展示了「设计与验证verilog hdl」中的 mux.sxr 源码文件，采用 SXR 编程语言编写，共 8 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?