autoconstraint_state2_default.sdc

设计与验证verilog hdl

#Begin clock constraint
define_clock -name {b:state2_default|clk} -period 2.746 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 1.373 -route 0.000 
#End clock constraint