autoconstraint_top.sdc

来自「设计与验证verilog hdl」· SDC 代码 · 共 9 行

#Begin clock constraint
define_clock -name {b:top|OE_} -period 3.528 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 1.764 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {b:top|CS_} -period 1132.268 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 566.134 -route 0.000 
#End clock constraint