📄 alu.fit.rpt
字号:
; 4 ; 1 ;
; 5 ; 5 ;
; 6 ; 5 ;
; 7 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 45 ;
; 1 ; 0 ;
; 2 ; 10 ;
; 3 ; 1 ;
; 4 ; 2 ;
; 5 ; 2 ;
; 6 ; 0 ;
; 7 ; 3 ;
; 8 ; 1 ;
; 9 ; 1 ;
; 10 ; 1 ;
; 11 ; 3 ;
; 12 ; 1 ;
; 13 ; 1 ;
; 14 ; 1 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 0 / 96 ( 0 % ) ; 0 / 48 ( 0 % ) ; 0 / 48 ( 0 % ) ;
; B ; 9 / 96 ( 9 % ) ; 1 / 48 ( 2 % ) ; 22 / 48 ( 45 % ) ;
; C ; 22 / 96 ( 22 % ) ; 17 / 48 ( 35 % ) ; 10 / 48 ( 20 % ) ;
; Total ; 31 / 288 ( 10 % ) ; 18 / 144 ( 12 % ) ; 32 / 144 ( 22 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 1 / 24 ( 4 % ) ;
; 8 ; 1 / 24 ( 4 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 1 / 24 ( 4 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 1 / 24 ( 4 % ) ;
; 14 ; 1 / 24 ( 4 % ) ;
; 15 ; 1 / 24 ( 4 % ) ;
; 16 ; 1 / 24 ( 4 % ) ;
; 17 ; 1 / 24 ( 4 % ) ;
; 18 ; 1 / 24 ( 4 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 2 / 24 ( 8 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 2 / 24 ( 8 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; Total ; 13 / 576 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+--------------------+
; Resource ; Usage ;
+--------------------------------+--------------------+
; Logic cells ; 122 / 576 ( 21 % ) ;
; Registers ; 59 / 576 ( 10 % ) ;
; Logic elements in carry chains ; 12 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 23 / 59 ( 38 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 1 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 6,144 ( 0 % ) ;
; Total RAM block bits ; 0 / 6,144 ( 0 % ) ;
; Maximum fan-out node ; Clk ;
; Maximum fan-out ; 59 ;
; Total fan-out ; 449 ;
; Average fan-out ; 3.10 ;
+--------------------------------+--------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
; |alu ; 122 (20) ; 59 ; 0 ; 23 ; 63 (10) ; 25 (1) ; 34 (9) ; 12 (0) ; |alu ;
; |booth_mul:mul| ; 48 (40) ; 25 ; 0 ; 0 ; 23 (15) ; 12 (12) ; 13 (13) ; 8 (0) ; |alu|booth_mul:mul ;
; |lpm_add_sub:add_rtl_1| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_1 ;
; |addcore:adder| ; 4 (1) ; 0 ; 0 ; 0 ; 4 (1) ; 0 (0) ; 0 (0) ; 4 (1) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 3 (3) ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:add_rtl_2| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_2 ;
; |addcore:adder| ; 4 (1) ; 0 ; 0 ; 0 ; 4 (1) ; 0 (0) ; 0 (0) ; 4 (1) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_2|addcore:adder ;
; |a_csnbuffer:result_node| ; 3 (3) ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; |alu|booth_mul:mul|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node ;
; |fast_add:add| ; 6 (6) ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 0 (0) ; |alu|fast_add:add ;
; |fast_div:div| ; 42 (38) ; 24 ; 0 ; 0 ; 18 (14) ; 12 (12) ; 12 (12) ; 4 (0) ; |alu|fast_div:div ;
; |lpm_add_sub:add_rtl_0| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; |alu|fast_div:div|lpm_add_sub:add_rtl_0 ;
; |addcore:adder| ; 4 (1) ; 0 ; 0 ; 0 ; 4 (1) ; 0 (0) ; 0 (0) ; 4 (1) ; |alu|fast_div:div|lpm_add_sub:add_rtl_0|addcore:adder ;
; |a_csnbuffer:result_node| ; 3 (3) ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; |alu|fast_div:div|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node ;
; |fast_sub:sub| ; 6 (0) ; 0 ; 0 ; 0 ; 6 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |alu|fast_sub:sub ;
; |fast_add:add| ; 6 (6) ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 0 (0) ; |alu|fast_sub:sub|fast_add:add ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
+--------------------------------------+
; Delay Chain Summary ;
+-------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; optional[1] ; Input ; OFF ;
; optional[0] ; Input ; OFF ;
; Clk ; Input ; OFF ;
; A[2] ; Input ; OFF ;
; A[1] ; Input ; OFF ;
; A[0] ; Input ; OFF ;
; B[0] ; Input ; OFF ;
; Ci ; Input ; OFF ;
; B[1] ; Input ; OFF ;
; B[2] ; Input ; OFF ;
; A[3] ; Input ; OFF ;
; B[3] ; Input ; OFF ;
; load ; Input ; OFF ;
; qout[7] ; Output ; OFF ;
; qout[6] ; Output ; OFF ;
; qout[5] ; Output ; OFF ;
; qout[4] ; Output ; OFF ;
; qout[3] ; Output ; OFF ;
; qout[2] ; Output ; OFF ;
; qout[1] ; Output ; OFF ;
; qout[0] ; Output ; OFF ;
; Co ; Output ; OFF ;
; done ; Output ; OFF ;
+-------------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in e:/10_vhdl/alu/alu/alu.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Sat Dec 24 23:25:04 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off alu -c alu
Info: Selected device EPF10K10LC84-3 for design alu
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Dec 24 2005 at 23:25:05
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Sat Dec 24 23:25:07 2005
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -