📄 alu.tan.rpt
字号:
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------+----------------------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 22.600 ns ; A[0] ; qout[3]~reg0 ; ; Clk ; 0 ;
; Worst-case tco ; N/A ; None ; 11.100 ns ; Co~reg0 ; Co ; Clk ; ; 0 ;
; Worst-case th ; N/A ; None ; 0.900 ns ; optional[1] ; qout[4]~reg0 ; ; Clk ; 0 ;
; Worst-case Minimum tco ; N/A ; None ; 9.900 ns ; qout[7]~reg0 ; qout[7] ; Clk ; ; 0 ;
; Clock Setup: 'Clk' ; N/A ; None ; 68.97 MHz ( period = 14.500 ns ) ; booth_mul:mul|regM[0] ; booth_mul:mul|reg[6] ; Clk ; Clk ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+----------------------------------+-----------------------+----------------------+------------+----------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clk ; ; User Pin ; NONE ; NONE ; N/A ; N/A ; N/A ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk' ;
+-----------------------------------------+-----------------------------------------------------+------------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 68.97 MHz ( period = 14.500 ns ) ; booth_mul:mul|reg[6] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 68.97 MHz ( period = 14.500 ns ) ; booth_mul:mul|reg[5] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 68.97 MHz ( period = 14.500 ns ) ; booth_mul:mul|regM[1] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 68.97 MHz ( period = 14.500 ns ) ; booth_mul:mul|regM[0] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 69.44 MHz ( period = 14.400 ns ) ; booth_mul:mul|reg[7] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 69.44 MHz ( period = 14.400 ns ) ; booth_mul:mul|regM[2] ; booth_mul:mul|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 69.93 MHz ( period = 14.300 ns ) ; booth_mul:mul|reg[5] ; booth_mul:mul|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 69.93 MHz ( period = 14.300 ns ) ; booth_mul:mul|regM[0] ; booth_mul:mul|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|reg[4] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|reg[3] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|regM[0] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|reg[4] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|reg[3] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 70.92 MHz ( period = 14.100 ns ) ; fast_div:div|regM[0] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 71.94 MHz ( period = 13.900 ns ) ; fast_div:div|reg[4] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 71.94 MHz ( period = 13.900 ns ) ; fast_div:div|reg[3] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 71.94 MHz ( period = 13.900 ns ) ; fast_div:div|regM[0] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 73.53 MHz ( period = 13.600 ns ) ; fast_div:div|regM[1] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 73.53 MHz ( period = 13.600 ns ) ; fast_div:div|regM[3] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 73.53 MHz ( period = 13.600 ns ) ; fast_div:div|regM[1] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 73.53 MHz ( period = 13.600 ns ) ; fast_div:div|regM[3] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.07 MHz ( period = 13.500 ns ) ; booth_mul:mul|reg[6] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.07 MHz ( period = 13.500 ns ) ; booth_mul:mul|reg[5] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.07 MHz ( period = 13.500 ns ) ; booth_mul:mul|regM[1] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.07 MHz ( period = 13.500 ns ) ; booth_mul:mul|regM[0] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.63 MHz ( period = 13.400 ns ) ; booth_mul:mul|reg[8] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.63 MHz ( period = 13.400 ns ) ; fast_div:div|regM[1] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 74.63 MHz ( period = 13.400 ns ) ; fast_div:div|regM[3] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 75.19 MHz ( period = 13.300 ns ) ; booth_mul:mul|reg[7] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 75.19 MHz ( period = 13.300 ns ) ; booth_mul:mul|regM[2] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 75.76 MHz ( period = 13.200 ns ) ; booth_mul:mul|reg[6] ; booth_mul:mul|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 75.76 MHz ( period = 13.200 ns ) ; booth_mul:mul|regM[1] ; booth_mul:mul|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 76.34 MHz ( period = 13.100 ns ) ; fast_div:div|reg[6] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 76.34 MHz ( period = 13.100 ns ) ; booth_mul:mul|reg[5] ; booth_mul:mul|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 76.34 MHz ( period = 13.100 ns ) ; booth_mul:mul|regM[0] ; booth_mul:mul|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 76.34 MHz ( period = 13.100 ns ) ; fast_div:div|reg[6] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 77.52 MHz ( period = 12.900 ns ) ; booth_mul:mul|reg[1] ; booth_mul:mul|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 77.52 MHz ( period = 12.900 ns ) ; fast_div:div|reg[6] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 78.13 MHz ( period = 12.800 ns ) ; booth_mul:mul|regM[3] ; booth_mul:mul|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 80.65 MHz ( period = 12.400 ns ) ; fast_div:div|regM[2] ; fast_div:div|reg[0] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 80.65 MHz ( period = 12.400 ns ) ; fast_div:div|regM[2] ; fast_div:div|reg[4] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 80.65 MHz ( period = 12.400 ns ) ; fast_div:div|reg[4] ; fast_div:div|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 80.65 MHz ( period = 12.400 ns ) ; fast_div:div|reg[3] ; fast_div:div|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 80.65 MHz ( period = 12.400 ns ) ; fast_div:div|regM[0] ; fast_div:div|reg[5] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fast_div:div|regM[2] ; fast_div:div|reg[6] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fast_div:div|reg[4] ; fast_div:div|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fast_div:div|reg[3] ; fast_div:div|reg[7] ; Clk ; Clk ; None ; None ; None ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fast_div:div|regM[0] ; fast_div:div|reg[7] ; Clk ; Clk ; None ; None ; None ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -