cpld_bus.fit.rpt

CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.

+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 3                    ; 0                 ; 0                 ; 3     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; ALE_E ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; clk   ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; reset ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+-------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                         ;
+----------------------------+------------+------+------------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name          ;
+----------------------------+------------+------+------------------------------+
; |cpld_bus                  ; 76         ; 66   ; |cpld_bus                    ;
;    |Data_Out_Mux:inst1|    ; 32         ; 0    ; |cpld_bus|Data_Out_Mux:inst1 ;
;    |Output_reg:inst4|      ; 1          ; 0    ; |cpld_bus|Output_reg:inst4   ;
;    |Output_reg:inst6|      ; 1          ; 0    ; |cpld_bus|Output_reg:inst6   ;
;    |Output_reg:inst7|      ; 1          ; 0    ; |cpld_bus|Output_reg:inst7   ;
;    |Output_reg:inst8|      ; 1          ; 0    ; |cpld_bus|Output_reg:inst8   ;
;    |bus_ISM:inst|          ; 4          ; 0    ; |cpld_bus|bus_ISM:inst       ;
;    |decode:inst5|          ; 4          ; 0    ; |cpld_bus|decode:inst5       ;
+----------------------------+------------+------+------------------------------+


+----------------------------------------------------------------------------------------------+
; Control Signals                                                                              ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; ALE_E ; PIN_83   ; 6       ; Clock        ; yes    ; On                   ; --               ;
; clk   ; PIN_2    ; 4       ; Clock        ; yes    ; On                   ; --               ;
; reset ; PIN_1    ; 4       ; Clock enable ; no     ; --                   ; --               ;
; reset ; PIN_1    ; 4       ; Async. clear ; yes    ; On                   ; --               ;
+-------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; ALE_E ; PIN_83   ; 6       ; On                   ; --               ;
; clk   ; PIN_2    ; 4       ; On                   ; --               ;
; reset ; PIN_1    ; 4       ; On                   ; --               ;
+-------+----------+---------+----------------------+------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; WR_N                                ; 39      ;
; RD_N                                ; 36      ;
; bus_ISM:inst|data_trs               ; 36      ;
; decode:inst5|reg_en[0]              ; 33      ;
; decode:inst5|reg_en[1]              ; 33      ;
; decode:inst5|reg_en[2]              ; 33      ;
; decode:inst5|reg_en[3]              ; 33      ;
; addr_data~7                         ; 12      ;
; addr_data~6                         ; 12      ;
; addr_data~5                         ; 12      ;
; addr_data~4                         ; 12      ;
; addr_data~3                         ; 12      ;
; addr_data~2                         ; 12      ;
; addr_data~1                         ; 12      ;
; addr_data~0                         ; 12      ;
; Output_reg:inst6|always0~35         ; 8       ;
; Output_reg:inst4|always0~43         ; 8       ;
; Output_reg:inst7|always0~35         ; 8       ;
; Output_reg:inst8|always0~45         ; 8       ;
; bus_ISM:inst|data_oe                ; 8       ;
; addr[8]                             ; 4       ;
; addr[9]                             ; 4       ;
; addr[10]                            ; 4       ;
; addr[11]                            ; 4       ;
; addr[12]                            ; 4       ;
; addr[13]                            ; 4       ;
; addr[14]                            ; 4       ;
; addr[15]                            ; 4       ;
; bus_ISM:inst|state~14               ; 4       ;