cpld_bus.fit.rpt

CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                         ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+
; addr_data[0] ; 45    ; --       ; 5   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[1] ; 46    ; --       ; 5   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[2] ; 40    ; --       ; 4   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[3] ; 31    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[4] ; 54    ; --       ; 6   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[5] ; 30    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[6] ; 11    ; --       ; 1   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
; addr_data[7] ; 12    ; --       ; 1   ; 12                    ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; Fitter               ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; reset          ; input  ; TTL          ;         ; N               ;
; 2        ; 1          ; --       ; clk            ; input  ; TTL          ;         ; N               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RD_N           ; input  ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; PSEN_N         ; input  ; TTL          ;         ; N               ;
; 6        ; 5          ; --       ; data_out6      ; output ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; data_out7      ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; addr[12]       ; input  ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; data_out47     ; output ; TTL          ;         ; N               ;
; 11       ; 10         ; --       ; addr_data[6]   ; bidir  ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; addr_data[7]   ; bidir  ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; data_out15     ; output ; TTL          ;         ; N               ;
; 16       ; 15         ; --       ; data_out42     ; output ; TTL          ;         ; N               ;
; 17       ; 16         ; --       ; data_out45     ; output ; TTL          ;         ; N               ;
; 18       ; 17         ; --       ; data_out35     ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; data_out0      ; output ; TTL          ;         ; N               ;
; 21       ; 20         ; --       ; data_out5      ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; data_out25     ; output ; TTL          ;         ; N               ;
; 23       ; 22         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; data_out13     ; output ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; data_out43     ; output ; TTL          ;         ; N               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; data_out33     ; output ; TTL          ;         ; N               ;
; 28       ; 27         ; --       ; data_out3      ; output ; TTL          ;         ; N               ;
; 29       ; 28         ; --       ; data_out23     ; output ; TTL          ;         ; N               ;
; 30       ; 29         ; --       ; addr_data[5]   ; bidir  ; TTL          ;         ; N               ;
; 31       ; 30         ; --       ; addr_data[3]   ; bidir  ; TTL          ;         ; N               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; data_out40     ; output ; TTL          ;         ; N               ;
; 34       ; 33         ; --       ; data_out12     ; output ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; data_out30     ; output ; TTL          ;         ; N               ;
; 36       ; 35         ; --       ; data_out20     ; output ; TTL          ;         ; N               ;
; 37       ; 36         ; --       ; data_out32     ; output ; TTL          ;         ; N               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; data_out2      ; output ; TTL          ;         ; N               ;
; 40       ; 39         ; --       ; addr_data[2]   ; bidir  ; TTL          ;         ; N               ;
; 41       ; 40         ; --       ; data_out22     ; output ; TTL          ;         ; N               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; data_out31     ; output ; TTL          ;         ; N               ;
; 45       ; 44         ; --       ; addr_data[0]   ; bidir  ; TTL          ;         ; N               ;
; 46       ; 45         ; --       ; addr_data[1]   ; bidir  ; TTL          ;         ; N               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; data_out1      ; output ; TTL          ;         ; N               ;
; 49       ; 48         ; --       ; data_out41     ; output ; TTL          ;         ; N               ;
; 50       ; 49         ; --       ; data_out11     ; output ; TTL          ;         ; N               ;
; 51       ; 50         ; --       ; data_out10     ; output ; TTL          ;         ; N               ;
; 52       ; 51         ; --       ; data_out21     ; output ; TTL          ;         ; N               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; addr_data[4]   ; bidir  ; TTL          ;         ; N               ;
; 55       ; 54         ; --       ; data_out4      ; output ; TTL          ;         ; N               ;
; 56       ; 55         ; --       ; data_out24     ; output ; TTL          ;         ; N               ;
; 57       ; 56         ; --       ; data_out34     ; output ; TTL          ;         ; N               ;
; 58       ; 57         ; --       ; addr[13]       ; input  ; TTL          ;         ; N               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; data_out14     ; output ; TTL          ;         ; N               ;
; 61       ; 60         ; --       ; data_out44     ; output ; TTL          ;         ; N               ;
; 62       ; 61         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; data_out17     ; output ; TTL          ;         ; N               ;
; 64       ; 63         ; --       ; data_out37     ; output ; TTL          ;         ; N               ;
; 65       ; 64         ; --       ; data_out27     ; output ; TTL          ;         ; N               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; data_out36     ; output ; TTL          ;         ; N               ;
; 68       ; 67         ; --       ; data_out46     ; output ; TTL          ;         ; N               ;
; 69       ; 68         ; --       ; data_out16     ; output ; TTL          ;         ; N               ;
; 70       ; 69         ; --       ; data_out26     ; output ; TTL          ;         ; N               ;
; 71       ; 70         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; addr[8]        ; input  ; TTL          ;         ; N               ;
; 74       ; 73         ; --       ; addr[9]        ; input  ; TTL          ;         ; N               ;
; 75       ; 74         ; --       ; addr[10]       ; input  ; TTL          ;         ; N               ;
; 76       ; 75         ; --       ; addr[11]       ; input  ; TTL          ;         ; N               ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; addr[14]       ; input  ; TTL          ;         ; N               ;
; 80       ; 79         ; --       ; addr[15]       ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; WR_N           ; input  ; TTL          ;         ; N               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; ALE_E          ; input  ; TTL          ;         ; N               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+