📄 lightw.fit.rpt
字号:
; light:inst1|light~1165 ; 1 ;
; light:inst1|light~1170 ; 1 ;
; div:inst|reduce_nor~175 ; 1 ;
; light:inst1|light~1171 ; 1 ;
+---------------------------------------------------------------------------------------+---------+
+---------------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-----------------------+---------+--------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+---------+--------------+-----------------+---------------------------+----------+
; div:inst|reduce_nor~0 ; LC1_C19 ; Async. clear ; no ; yes ; -ve ;
+-----------------------+---------+--------------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 203 ;
; 1 ; 3 ;
; 2 ; 2 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 0 ;
; 7 ; 2 ;
; 8 ; 5 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 208 ;
; 1 ; 1 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 2 ;
; 5 ; 1 ;
; 6 ; 1 ;
; 7 ; 1 ;
; 8 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 205 ;
; 1 ; 1 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 3 ;
; 5 ; 0 ;
; 6 ; 2 ;
; 7 ; 3 ;
; 8 ; 1 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 3 / 144 ( 2 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; B ; 1 / 144 ( < 1 % ) ; 1 / 72 ( 1 % ) ; 0 / 72 ( 0 % ) ;
; C ; 3 / 144 ( 2 % ) ; 0 / 72 ( 0 % ) ; 16 / 72 ( 22 % ) ;
; D ; 16 / 144 ( 11 % ) ; 1 / 72 ( 1 % ) ; 0 / 72 ( 0 % ) ;
; E ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; F ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; Total ; 24 / 864 ( 2 % ) ; 2 / 432 ( < 1 % ) ; 16 / 432 ( 3 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 1 / 24 ( 4 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 2 / 24 ( 8 % ) ;
; 15 ; 1 / 24 ( 4 % ) ;
; 16 ; 1 / 24 ( 4 % ) ;
; 17 ; 1 / 24 ( 4 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 2 / 24 ( 8 % ) ;
; 20 ; 2 / 24 ( 8 % ) ;
; 21 ; 1 / 24 ( 4 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; 25 ; 3 / 24 ( 12 % ) ;
; 26 ; 0 / 24 ( 0 % ) ;
; 27 ; 0 / 24 ( 0 % ) ;
; 28 ; 0 / 24 ( 0 % ) ;
; 29 ; 0 / 24 ( 0 % ) ;
; 30 ; 0 / 24 ( 0 % ) ;
; 31 ; 0 / 24 ( 0 % ) ;
; 32 ; 0 / 24 ( 0 % ) ;
; 33 ; 0 / 24 ( 0 % ) ;
; 34 ; 0 / 24 ( 0 % ) ;
; 35 ; 0 / 24 ( 0 % ) ;
; 36 ; 0 / 24 ( 0 % ) ;
; Total ; 14 / 864 ( 1 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+--------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+-----------------------+
; Resource ; Usage ;
+--------------------------------+-----------------------+
; Registers ; 35 / 1,728 ( 2 % ) ;
; Total LABs ; 0 / 216 ( 0 % ) ;
; Logic elements in carry chains ; 22 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 14 / 147 ( 9 % ) ;
; -- Clock pins ; 1 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 0 / 6 ( 0 % ) ;
; Total memory bits ; 0 / 24,576 ( 0 % ) ;
; Total RAM block bits ; 0 / 24,576 ( 0 % ) ;
; Maximum fan-out node ; div:inst|reduce_nor~0 ;
; Maximum fan-out ; 22 ;
; Total fan-out ; 239 ;
; Average fan-out ; 2.99 ;
+--------------------------------+-----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------+
; |lightW ; 66 (3) ; 35 ; 0 ; 14 ; 31 (3) ; 4 (0) ; 31 (0) ; 22 (0) ; |lightW ;
; |div:inst| ; 29 (7) ; 22 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 22 (0) ; 22 (0) ; |lightW|div:inst ;
; |lpm_counter:count_rtl_0| ; 22 (0) ; 22 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 22 (0) ; 22 (0) ; |lightW|div:inst|lpm_counter:count_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 22 (22) ; 22 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 22 (22) ; 22 (22) ; |lightW|div:inst|lpm_counter:count_rtl_0|alt_counter_f10ke:wysi_counter ;
; |light:inst1| ; 34 (34) ; 13 ; 0 ; 0 ; 21 (21) ; 4 (4) ; 9 (9) ; 0 (0) ; |lightW|light:inst1 ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------+
+-----------------------------------+
; Delay Chain Summary ;
+----------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; pin_clk ; Input ; OFF ;
; testout0 ; Output ; OFF ;
; testout1 ; Output ; OFF ;
; testout2 ; Output ; OFF ;
; testout3 ; Output ; OFF ;
; dataout0 ; Output ; OFF ;
; testout4 ; Output ; OFF ;
; dataout1 ; Output ; OFF ;
; dataout2 ; Output ; OFF ;
; dataout3 ; Output ; OFF ;
; dataout4 ; Output ; OFF ;
; dataout5 ; Output ; OFF ;
; dataout6 ; Output ; OFF ;
; dataout7 ; Output ; OFF ;
+----------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/usb backup/lightW/lightW.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Tue Sep 06 16:52:53 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off lightW -c lightW
Info: Selected device EP1K30QC208-3 for design "lightW"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Sep 06 2005 at 16:52:56
Info: Fitter placement preparation operations beginning
Info: Inserted logic cell to avoid no fit
Info: Inserted logic cell to avoid no fit
Info: Inserted logic cell to avoid no fit
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Started fitting attempt 2 on Tue Sep 06 2005 at 16:53:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Sep 06 16:53:08 2005
Info: Elapsed time: 00:00:16
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -