readme.txt

DesignWave 2005 8 Verilog Example

i2cコントロ〖ラ  / 0.5.0c

ˇファイル菇喇
 regI2cMaster.vhd (0.5.0c) : Masterモジュ〖ル塑挛+レジスタˇインタ〖フェ〖ス
 +-- rif_i2cMaster.vhd (0.5.0c) : Masterモジュ〖ル脱レジスタˇインタ〖フェ〖ス
 +-- i2cMaster.vhd (0.5.1c) : Mastrモジュ〖ル塑挛
     +-- i2cMAU/i2cDrv.vhd (0.5.0c) : i2cバスドライバ(SCL/SDA栏喇)

 regI2cSlave.vhd  (0.5.0c) : Slaveモジュ〖ル塑挛+レジスタˇインタ〖フェ〖ス
 +-- rif_i2cSlave.vhd (0.5.0c) : Slaveモジュ〖ル脱レジスタˇインタ〖フェ〖ス
 +-- i2cSlave.vhd (0.5.0c) : Slaveモジュ〖ル塑挛

     +-- i2cBasics_package.vhd (0.5.0c) : 鼎奶モジュ〖ルのパッケ〖ジ
     +-- i2cStDec.vhd (0.5.0c) : i2cMaster/i2cSlave脱の鼎奶モジュ〖ル
         |                       (i2cのバスˇステ〖トを浮叫)
         +-- i2cMAU/i2cRcv.vhd (0.5.0c) : i2cバスの啪流妥燎を浮叫

ˇテストˇモジュ〖ル verif/t_regI2cSM.vhd (0.1.1c)
　regI2cMaster/regI2cSlave脱シミュレ〖タˇテストベンチ。
  2つのモジュ〖ル粗で12硷梧の啪流パタ〖ンを悸乖、ログを"SimRecord.txt"に淡峡す
る。赖撅瓢侯箕のリファレンスが"SimRecord.ref.txt"。腆1.5msec。


T. Kohno (www.digicat.info)