📄 mcs_51.fit.rpt
字号:
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 213 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 196 ;
; 1 ; 14 ;
; 2 ; 0 ;
; 3 ; 1 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 0 ;
; 8 ; 2 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 1 ;
+----------------------------+----------------+
+----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+-------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
; A ; 3 / 144 ( 2 % ) ; 0 / 72 ( 0 % ) ; 3 / 72 ( 4 % ) ;
; B ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; C ; 9 / 144 ( 6 % ) ; 6 / 72 ( 8 % ) ; 21 / 72 ( 29 % ) ;
; D ; 6 / 144 ( 4 % ) ; 1 / 72 ( 1 % ) ; 3 / 72 ( 4 % ) ;
; E ; 4 / 144 ( 2 % ) ; 0 / 72 ( 0 % ) ; 2 / 72 ( 2 % ) ;
; F ; 5 / 144 ( 3 % ) ; 1 / 72 ( 1 % ) ; 3 / 72 ( 4 % ) ;
; Total ; 27 / 864 ( 3 % ) ; 8 / 432 ( 1 % ) ; 32 / 432 ( 7 % ) ;
+-------+-------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 1 / 24 ( 4 % ) ;
; 4 ; 1 / 24 ( 4 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 2 / 24 ( 8 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 1 / 24 ( 4 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 1 / 24 ( 4 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 1 / 24 ( 4 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; 25 ; 2 / 24 ( 8 % ) ;
; 26 ; 1 / 24 ( 4 % ) ;
; 27 ; 1 / 24 ( 4 % ) ;
; 28 ; 2 / 24 ( 8 % ) ;
; 29 ; 2 / 24 ( 8 % ) ;
; 30 ; 1 / 24 ( 4 % ) ;
; 31 ; 1 / 24 ( 4 % ) ;
; 32 ; 2 / 24 ( 8 % ) ;
; 33 ; 0 / 24 ( 0 % ) ;
; 34 ; 1 / 24 ( 4 % ) ;
; 35 ; 1 / 24 ( 4 % ) ;
; 36 ; 2 / 24 ( 8 % ) ;
; Total ; 23 / 864 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+--------------------------+
; Resource ; Usage ;
+--------------------------------+--------------------------+
; Registers ; 32 / 1,728 ( 1 % ) ;
; Total LABs ; 0 / 216 ( 0 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 46 / 102 ( 45 % ) ;
; -- Clock pins ; 3 ;
; -- Dedicated input pins ; 3 / 4 ( 75 % ) ;
; Global signals ; 3 ;
; EABs ; 0 / 6 ( 0 % ) ;
; Total memory bits ; 0 / 24,576 ( 0 % ) ;
; Total RAM block bits ; 0 / 24,576 ( 0 % ) ;
; Maximum fan-out node ; mcs_51:inst|WR_ENABLE1~0 ;
; Maximum fan-out ; 8 ;
; Total fan-out ; 143 ;
; Average fan-out ; 1.57 ;
+--------------------------------+--------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------+
; |MCS_51_CPLD ; 45 (0) ; 32 ; 0 ; 46 ; 13 (0) ; 32 (0) ; 0 (0) ; 0 (0) ; |MCS_51_CPLD ;
; |mcs_51:inst| ; 45 (45) ; 32 ; 0 ; 0 ; 13 (13) ; 32 (32) ; 0 (0) ; 0 (0) ; |MCS_51_CPLD|mcs_51:inst ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------+
+--------------------------------------+
; Delay Chain Summary ;
+-------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; ALE ; Input ; OFF ;
; P2[4] ; Input ; OFF ;
; P2[6] ; Input ; OFF ;
; P2[1] ; Input ; ON ;
; P2[0] ; Input ; ON ;
; P2[2] ; Input ; ON ;
; P2[3] ; Input ; ON ;
; WR ; Input ; ON ;
; P2[7] ; Input ; OFF ;
; P2[5] ; Input ; ON ;
; READY ; Input ; ON ;
; RD ; Input ; ON ;
; DATAIN1[7] ; Input ; ON ;
; LATCH1 ; Input ; OFF ;
; DATAIN1[6] ; Input ; ON ;
; DATAIN1[5] ; Input ; ON ;
; DATAIN1[4] ; Input ; ON ;
; DATAIN1[3] ; Input ; ON ;
; DATAIN1[2] ; Input ; ON ;
; DATAIN1[1] ; Input ; ON ;
; DATAIN1[0] ; Input ; ON ;
; AD_CS ; Output ; OFF ;
; DATAOUT1[7] ; Output ; OFF ;
; DATAOUT1[6] ; Output ; OFF ;
; DATAOUT1[5] ; Output ; OFF ;
; DATAOUT1[4] ; Output ; OFF ;
; DATAOUT1[3] ; Output ; OFF ;
; DATAOUT1[2] ; Output ; OFF ;
; DATAOUT1[1] ; Output ; OFF ;
; DATAOUT1[0] ; Output ; OFF ;
; DATAOUT2[7] ; Output ; OFF ;
; DATAOUT2[6] ; Output ; OFF ;
; DATAOUT2[5] ; Output ; OFF ;
; DATAOUT2[4] ; Output ; OFF ;
; DATAOUT2[3] ; Output ; OFF ;
; DATAOUT2[2] ; Output ; OFF ;
; DATAOUT2[1] ; Output ; OFF ;
; DATAOUT2[0] ; Output ; OFF ;
; P0[7] ; Bidir ; ON ;
; P0[6] ; Bidir ; ON ;
; P0[5] ; Bidir ; ON ;
; P0[4] ; Bidir ; ON ;
; P0[3] ; Bidir ; ON ;
; P0[2] ; Bidir ; ON ;
; P0[1] ; Bidir ; ON ;
; P0[0] ; Bidir ; ON ;
+-------------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/EDA/mcs_51_cpld/mcs_51.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Sat Aug 13 15:32:44 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off mcs_51 -c mcs_51
Info: Selected device EP1K30TC144-3 for design "mcs_51"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Aug 13 2005 at 15:32:46
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Sat Aug 13 15:32:51 2005
Info: Elapsed time: 00:00:08
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -