📄 key_scan.fit.rpt
字号:
; FPGA_S51_0:inst5|reduce_nor~1 ; LC8_B2 ; 8 ; Clock enable ; Non-global ;
; FPGA_S51_0:inst5|reduce_nor~2 ; LC2_B2 ; 8 ; Clock enable ; Non-global ;
+-------------------------------+---------+---------+--------------+--------------+
+--------------------------------------------------------+
; Global & Other Fast Signals ;
+---------------------------+---------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+---------------------------+---------+---------+--------+
; p7 ; 54 ; 5 ; no ;
; WR ; 55 ; 32 ; yes ;
; p6 ; 56 ; 5 ; no ;
; ALE ; 126 ; 8 ; yes ;
; clock ; 125 ; 15 ; yes ;
; Keyboard:inst|Clock_1[14] ; LC1_C16 ; 8 ; yes ;
+---------------------------+---------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 0 ;
; 15 ; 1 ;
+--------------------+------------------------+
+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; FPGA_S51_0:inst5|reduce_nor~0 ; 8 ;
; FPGA_S51_0:inst5|reduce_nor~3 ; 8 ;
; FPGA_S51_0:inst5|reduce_nor~1 ; 8 ;
; FPGA_S51_0:inst5|reduce_nor~2 ; 8 ;
; Keyboard:inst|reduce_nor~128 ; 6 ;
; Keyboard:inst|reduce_nor~130 ; 6 ;
; Keyboard:inst|Counter[0] ; 6 ;
; Keyboard:inst|reduce_nor~127 ; 6 ;
; p1 ; 5 ;
; p0 ; 5 ;
; p3 ; 5 ;
; p2 ; 5 ;
; p5 ; 5 ;
; p4 ; 5 ;
; Keyboard:inst|Counter[1] ; 5 ;
; p7 ; 5 ;
; p6 ; 5 ;
; FPGA_S51_0:inst5|latch_address[0] ; 4 ;
; FPGA_S51_0:inst5|latch_address[1] ; 4 ;
; FPGA_S51_0:inst5|reduce_nor~46 ; 4 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; Keyboard:inst|Clock_1[13] ; 2 ;
; Keyboard:inst|Clock_1[6] ; 2 ;
; Keyboard:inst|Clock_1[3] ; 2 ;
; Keyboard:inst|Clock_1[5] ; 2 ;
; Keyboard:inst|Clock_1[4] ; 2 ;
; Keyboard:inst|Clock_1[12] ; 2 ;
; Keyboard:inst|Clock_1[8] ; 2 ;
; Keyboard:inst|Clock_1[7] ; 2 ;
; Keyboard:inst|Clock_1[10] ; 2 ;
; Keyboard:inst|Clock_1[9] ; 2 ;
; Keyboard:inst|Clock_1[11] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[12] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[7] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[8] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[13] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[10] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[9] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[11] ; 2 ;
; Keyboard:inst|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; Keyboard:inst|Clock_1[1] ; 2 ;
; Keyboard:inst|Clock_1[2] ; 2 ;
; FPGA_S51_0:inst5|latch_address[7] ; 1 ;
; FPGA_S51_0:inst5|dataout2[7] ; 1 ;
; FPGA_S51_0:inst5|latch_address[3] ; 1 ;
+------------------------------------------------------------------------------------+---------+
+------------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+---------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+---------------------------+---------+-------+-----------------+---------------------------+----------+
; Keyboard:inst|Clock_1[14] ; LC1_C16 ; Clock ; no ; yes ; +ve ;
+---------------------------+---------+-------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 52 ;
; 1 ; 8 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 3 ;
; 7 ; 3 ;
; 8 ; 4 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 66 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 1 ;
; 4 ; 2 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 53 ;
; 1 ; 4 ;
; 2 ; 5 ;
; 3 ; 1 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 5 ;
; 7 ; 0 ;
; 8 ; 2 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 1 ;
+----------------------------+----------------+
+----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+-------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
; A ; 2 / 96 ( 2 % ) ; 2 / 48 ( 4 % ) ; 2 / 48 ( 4 % ) ;
; B ; 13 / 96 ( 13 % ) ; 4 / 48 ( 8 % ) ; 5 / 48 ( 10 % ) ;
; C ; 2 / 96 ( 2 % ) ; 3 / 48 ( 6 % ) ; 33 / 48 ( 68 % ) ;
; Total ; 17 / 288 ( 5 % ) ; 9 / 144 ( 6 % ) ; 40 / 144 ( 27 % ) ;
+-------+-------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -