source.vhd

来自「大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用l」· VHDL 代码 · 共 22 行

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
entity source is
port(
     clk:in std_logic;
     outer:out integer range 0 to 255);
end source;

architecture  behave of source is
begin 
  process(clk)
  variable temp:integer range 0 to 255;
  begin  
       if(clk'event and clk='1')then temp:=temp+1;
       end if;
  outer<=temp;
  end  process;
end behave;