pulse.hier_info

用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-

|pulse
z[0] => add~0.IN12
z[1] => add~0.IN11
z[2] => add~0.IN10
z[3] => add~0.IN9
z[4] => add~0.IN8
z[5] => add~0.IN7
f[0] => add~1.IN12
f[1] => add~1.IN11
f[2] => add~1.IN10
f[3] => add~1.IN9
f[4] => add~1.IN8
f[5] => add~1.IN7
clk => zz[4].CLK
clk => zz[3].CLK
clk => zz[2].CLK
clk => zz[1].CLK
clk => zz[0].CLK
clk => a.CLK
clk => q~reg0.CLK
clk => b.CLK
clk => zz[5].CLK
q <= q~reg0.DB_MAX_OUTPUT_PORT_TYPE