_primary.vhd

系数为4的扰码生成器

library verilog;
use verilog.vl_types.all;
entity pn_encode_pn_code_test_v_tf is
end pn_encode_pn_code_test_v_tf;