bc07.bl0

VHDL实例,适合大家学习使用

#$ TOOL ispDesignEXPERT 8.4
#$ DATE Tue Feb 26 23:52:48 2002
#$ MODULE bc07
#$ JEDECFILE bc07
#$ PINS 12 D3 D2 D1 D0 a b c d e f g dt

.model bc07
.inputs D0.BLIF D1.BLIF D2.BLIF D3.BLIF
.outputs a b c d e f g dt
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF a
1011 1
1101 1
0001 1
0100 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF b
1111 1
1011 1
1110 1
0110 1
1100 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF c
1111 1
1110 1
0010 1
1100 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF d
1111 1
0111 1
0101 1
1001 1
0001 1
1010 1
0100 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF e
0111 1
0011 1
0001 1
0100 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF f
0111 1
0011 1
1101 1
0001 1
0010 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF g
0111 1
0101 1
0001 1
1100 1
0000 1
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF dt
1111 1
0111 1
1011 1
0011 1
1101 1
0101 1
1001 1
0001 1
1110 1
0110 1
1010 1
0010 1
1100 1
0100 1
1000 1
0000 1
.end