bc07.bl1

VHDL实例,适合大家学习使用

#$ TOOL ispDesignEXPERT 8.4
#$ DATE Tue Feb 26 23:52:48 2002
#$ MODULE bc07
#$ JEDECFILE bc07
#$ PINS 12 D3 D2 D1 D0 a b c d e f g dt

.model bc07
.inputs D0.BLIF D1.BLIF D2.BLIF D3.BLIF
.outputs a b c d e f g dt
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF a
0100 1
1011 1
0001 1
1101 1
100- 0
01-1 0
-11- 0
0-1- 0
-0-0 0
1--0 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF b
1-11 1
11-0 1
-110 1
0-0- 0
-0-0 0
--01 0
0--1 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF c
0010 1
11-0 1
111- 1
-00- 0
-0-1 0
10-- 0
01-- 0
--01 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF d
1010 1
010- 1
-001 1
-111 1
001- 0
-000 0
-110 0
110- 0
-011 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF e
0100 1
00-1 1
0-11 1
-101 0
--10 0
-0-0 0
1--- 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF f
1101 1
001- 1
00-1 1
0-11 1
010- 0
1-1- 0
10-- 0
--00 0
-1-0 0
.names D3.BLIF D2.BLIF D1.BLIF D0.BLIF g
1100 1
01-1 1
000- 1
--10 0
01-0 0
-01- 0
10-- 0
1--1 0
.names dt
 1
.end