key.bl1

VHDL实例,适合大家学习使用

#$ TOOL ispDesignEXPERT 8.4
#$ DATE Wed Feb 27 10:40:07 2002
#$ MODULE key
#$ JEDECFILE key
#$ PINS 5 CLK K EN SS1 SS0

.model key
.inputs CLK.BLIF SS1.FB SS0.FB K.BLIF
.outputs EN SS1.C SS0.C SS0.REG SS1.REG
.names SS1.FB SS0.FB EN
10 1
01 1
00 0
11 0
.names SS1.FB SS0.FB K.BLIF SS0.REG
101 1
-10 1
0-0 1
100 0
-11 0
0-1 0
.names SS1.FB SS0.FB K.BLIF SS1.REG
011 1
10- 1
1-0 1
111 0
00- 0
0-0 0
.names CLK.BLIF SS1.C
1 1
0 0
.names CLK.BLIF SS0.C
1 1
0 0
.end