pb.syn

VHDL实例,适合大家学习使用

JDF B
// Created by Version 8.4 
PROJECT Untitled
DESIGN pb Normal
DEVKIT ispLSI1032E-70LJ84
ENTRY ABEL/Schematic
MODULE bc07abl.abl
MODSTYLE BC07 Normal
MODULE mulx.abl
MODSTYLE NULX Normal
MODULE cout.sch
MODSTYLE cout Normal
MODULE cout10.abl
MODSTYLE CDT10 Normal
MODULE pbch.sch
MODSTYLE pbch Normal
MODULE keyb.abl
MODSTYLE KEY Normal
MODULE count6.abl
MODSTYLE CDT6 Normal