cdt10.bl0

VHDL实例,适合大家学习使用

#$ TOOL ispDesignEXPERT 8.4
#$ DATE Tue Feb 26 23:52:55 2002
#$ MODULE cdt10
#$ JEDECFILE cdt10
#$ PINS 8 EN CLK CLR CY Q0 Q1 Q2 Q3

.model cdt10
.inputs CLK.BLIF Q3.FB Q2.FB Q1.FB Q0.FB Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF
.outputs CY Q3.C Q2.C Q1.C Q0.C Q3.AR Q2.AR Q1.AR Q0.AR Q3.REG Q2.REG Q1.REG \
Q0.REG
.names Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF CY
10011 1
.names CLK.BLIF Q3.C
1 1
.names CLK.BLIF Q2.C
1 1
.names CLK.BLIF Q1.C
1 1
.names CLK.BLIF Q0.C
1 1
.names CLK.BLIF Q3.AR
1 1
.names CLK.BLIF Q2.AR
1 1
.names CLK.BLIF Q1.AR
1 1
.names CLK.BLIF Q0.AR
1 1
.names Q3.FB Q2.FB Q1.FB Q0.FB Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF Q3.REG
0111---01 1
0111--1-1 1
0111-1--1 1
01110---1 1
1--0---0- 1
1-0----0- 1
10-----0- 1
1--0--1-- 1
1-0---1-- 1
10----1-- 1
1--0-1--- 1
1-0--1--- 1
10---1--- 1
1--00---- 1
1-0-0---- 1
10--0---- 1
1-------0 1
.names Q2.FB Q1.FB Q0.FB Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF Q2.REG
011---01 1
011--1-1 1
011-1--1 1
0110---1 1
1-0---0- 1
10----0- 1
1-0--1-- 1
10---1-- 1
1-0-1--- 1
10--1--- 1
1-00---- 1
10-0---- 1
1------0 1
.names Q1.FB Q0.FB Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF Q1.REG
01---01 1
01--1-1 1
01-1--1 1
010---1 1
10---0- 1
10--1-- 1
10-1--- 1
100---- 1
1-----0 1
.names Q0.FB Q0.BLIF Q1.BLIF Q2.BLIF Q3.BLIF EN.BLIF Q0.REG
1----0 1
0---01 1
0--1-1 1
0-1--1 1
00---1 1
.end