tri_1.v

来自「148个verilog hdl小程序（有很多testbench）——.」· Verilog 代码 · 共 7 行

module tri_1(in,en,out);
input in,en;
output out;
tri out;
bufif1 b1(out,in,en);
endmodule