divide.mem

来自「RISC的指令VerilogHDL实现」· MEM 代码 · 共 17 行

@0
 d0 aa d1 55 d2 02 d3 00 71 32 e1 c9 00 81 33 e1
 c9 00 d0 55 d7 aa d2 00 d3 55 77 32 e1 c9 00 87
 33 e1 c9 00 d0 00 d1 aa d2 00 d3 00 71 32 e1 c9
 00 81 33 e1 c9 00 d0 ff d1 01 d2 ff d3 00 71 32
 e1 c9 00 81 33 e1 c9 00 d0 ff d1 11 d2 0f d3 00
 71 32 e1 c9 00 81 33 e1 c9 00 d0 f3 d6 23 d2 06
 d3 21 76 32 e1 c9 00 86 33 e1 c9 00 d0 ea d1 02
 d2 75 d3 00 71 32 e1 c9 00 81 33 e1 c9 00 d0 eb
 d1 02 d2 75 d3 01 71 32 e1 c9 00 81 33 e1 c9 00
 d0 b8 d5 07 d2 1a d3 02 75 32 e1 c9 00 85 33 e1
 c9 00 d0 ff d1 ff d2 01 d3 00 71 32 e1 c9 00 81
 33 e1 c9 00 d0 84 d1 12 d2 07 d3 06 71 32 e1 c9
 00 81 33 e1 c9 00 e7 d0 00 d0 a2 f8 34 12 df 06
 d0 55 f8 ff ff 7a 7a